时间：2023-03-14 14:49:32
导语：在集成电路版图设计的撰写旅程中，学习并吸收他人佳作的精髓是一条宝贵的路径，好期刊汇集了九篇优秀范文，愿这些内容能够启发您的创作灵感，引领您探索更多的创作可能。
关键词：模拟 集成电路 设计 自动化综合流程
中图分类号：TN431 文献标识码：A 文章编号：1672-3791（2013）03（a）-0062-02
随着超大规模集成电路设计技术及微电子技术的迅速发展，集成电路系统的规模越来越大。根据美国半导体工业协会（SIA）的预测，到2005年，微电子工艺将完全有能力生产工作频率为3.S GHz，晶体管数目达1.4亿的系统芯片。到2014年芯片将达到13.5 GHz的工作频率和43亿个晶体管的规模。集成电路在先后经历了小规模、中规模、大规模、甚大规模等历程之后，ASIC已向系统集成的方向发展，这类系统在单一芯片上集成了数字电路和模拟电路，其设计是一项非常复杂、繁重的工作，需要使用计算机辅助设计（CAD）工具以缩短设计时间，降低设计成本。
目前集成电路自动化设计的研究和开发工作主要集中在数字电路领域，产生了一些优秀的数字集成电路高级综合系统，有相当成熟的电子设计自动化（EDA）软件工具来完成高层次综合到低层次版图布局布线，出现了SYNOPSYS、CADENCE、MENTOR等国际上著名的EDA公司。相反，模拟集成电路自动化设计方法的研究远没有数字集成电路自动化设计技术成熟，模拟集成电路CAD发展还处于相当滞后的水平，而且离实用还比较遥远。目前绝大部分的模拟集成电路是由模拟集成电路设计专家手工设计完成，即采用简化的电路模型，使用仿真器对电路进行反复模拟和修正，并手工绘制其物理版图。传统手工设计方式效率极低，无法适应微电子工业的迅速发展。由于受数/模混合集成趋势的推动，模拟集成电路自动化设计方法的研究正逐渐兴起，成为集成电路设计领域的一个重要课题。工业界急需有效的模拟集成电路和数模混合电路设计的CAD工具，落后的模拟集成电路自动化设计方法和模拟CAD工具的缺乏已成为制约未来集成电路工业发展的瓶颈。
1 模拟集成电路的设计特征
为了缩短设计时间，模拟电路的设计有人提出仿效数字集成电路标准单元库的思想，建立一个模拟标准单元库，但是最终是行不通的。模拟集成电路设计比数字集成电路设计要复杂的得多，模拟集成电路设计主要特征如下。
（1）性能及结构的抽象表述困难。数字集成电路只需处理仅有0和1逻辑变量，可以很方便地抽象出不同类型的逻辑单元，并可将这些单元用于不同层次的电路设计。数字集成电路设计可以划分为六个层次：系统级、芯片级（算法级），RTL级、门级、电路级和版图级，电路这种抽象极大地促进了数字集成电路的设计过程，而模拟集成电路很难做出这类抽象。模拟集成电路的性能及结构的抽象表述相对困难是目前模拟电路自动化工具发展相对缓慢，缺乏高层次综合的一个重要原因。
（2）对干扰十分敏感。模拟信号处理过程中要求速度和精度的同时，模拟电路对器件的失配效应、信号的耦合效应、噪声和版图寄生干扰比数字集成电路要敏感得多。设计过程中必须充分考虑偏置条件、温度、工艺涨落及寄生参数对电路特性能影响，否则这些因素的存在将降低模拟电路性能，甚至会改变电路功能。与数字集成电路的版图设计不同，模拟集成电路的版图设计将不仅是关心如何获得最小的芯片面积，还必须精心设计匹配器件的对称性、细心处理连线所产生的各种寄生效应。在系统集成芯片中，公共的电源线、芯片的衬底、数字部分的开关切换将会使电源信号出现毛刺并影响模拟电路的工作，同时通过衬底祸合作用波及到模拟部分，从而降低模拟电路性能指标。
（3）性能指标繁杂。描述模拟集成电路行为的性能指标非常多，以运算放大器为例，其性能指标包括功耗、低频增益、摆率、带宽、单位增益频率、相位余度、输入输出阻抗、输入输出范围、共模信号输入范围、建立时间、电源电压抑制比、失调电压、噪声、谐波失真等数十项，而且很难给出其完整的性能指标。在给定的一组性能指标的条件下，通常可能有多个模拟电路符合性能要求，但对其每一项符合指标的电路而言，它们仅仅是在一定的范围内对个别的指标而言是最佳的，没有任何电路对所有指标在所有范围内是最佳的。
（4）建模和仿真困难。尽管模拟集成电路设计已经有了巨大的发展，但是模拟集成电路的建模和仿真仍然存在难题，这迫使设计者利用经验和直觉来分析仿真结果。模拟集成电路的设计必须充分考虑工艺水平，需要非常精确的器件模型。器件的建模和仿真过程是一个复杂的工作，只有电路知识广博和实践经验丰富的专家才能胜任这一工作。目前的模拟系统验证的主要工具是SPICE及基于SPICE的模拟器，缺乏具有高层次抽象能力的设计工具。模拟和数模混合信号电路与系统的建模和仿真是急需解决的问题，也是EDA研究的重点。VHDL-AMS已被IEEE定为标准语言，其去除了现有许多工具内建模型的限制，为模拟集成电路开拓了新的建模和仿真领域。
（5）拓扑结构层出不穷。逻辑门单元可以组成任何的数字电路，这些单元的功能单一，结构规范。模拟电路的则不是这样，没有规范的模拟单元可以重复使用。
2 模拟IC的自动化综合流程
模拟集成电路自动综合是指根据电路的性能指标，利用计算机实现从系统行为级描述到生成物理版图的设计过程。在模拟集成电路自动综合领域，从理论上讲，从行为级、结构级、功能级直至完成版图级的层次的设计思想是模拟集成电路的设计中展现出最好的前景。将由模拟集成电路自动化综合过程分为两个过程。
模拟集成电路的高层综合、物理综合。在高层综合中又可分为结构综合和电路级综合。由系统的数学或算法行为描述到生成抽象电路拓扑结构过程称为结构级综合，将确定电路具体的拓扑结构和确定器件尺寸的参数优化过程称为电路级综合。而把器件尺寸优化后的电路图映射成与工艺相关和设计规则正确的版图过程称为物理综合。模拟集成电路自动化设计流程如图1所示。
2.1 模拟集成电路高层综合
与传统手工设计模拟电路采用自下而上（Bottom-up）设计方法不同，模拟集成电路CAD平台努力面向从行为级、结构级、功能级、电路级、器件级和版图级的（Top-down）的设计方法。在模拟电路的高层综合中，首先将用户要求的电路功能、性能指标、工艺条件和版图约束条件等用数学或算法行为级的语言描述。目前应用的SPICE、MAST、SpectreHDL或者不支持行为级建模，或者是专利语言，所建模型与模拟环境紧密结合，通用性差，没有被广泛接受。IEEE于1999年3月正式公布了工业标准的数/模硬件描述语言VHDL-AMS。VHDL-1076.1标准的出现为模拟电路和混合信号设计的高层综合提供了基础和可能。VHDL一AMS是VHDL语言的扩展，重点在模拟电路和混合信号的行为级描述，最终实现模拟信号和数模混合信号的结构级描述、仿真和综合125，28]。为实现高层次的混合信号模拟，采用的办法是对现有数字HDL的扩展或创立新的语言，除VHDL.AMS以外，其它几种模拟及数/模混合信号硬件描述语言的标准还有MHDL和Verilog-AMS。
2.2 物理版图综合
高层综合之后进入物理版图综合阶段。物理综合的任务是从具有器件尺寸的电路原理图得到与工艺条件有关和设计规则正确的物理版图。由于模拟电路的功能和性能指标强烈地依赖于电路中每一个元件参数，版图寄生参数的存在将使元件参数偏离其设计值，从而影响电路的性能。需要考虑电路的二次效应对电路性能的影响，对版图进行评估以保证寄生参数、器件失配效应和信号间的祸合效应对电路特性能影响在允许的范围内。基于优化的物理版图综合在系统实现时采用代价函数表示设计知识和各种约束条件，对制造成本和合格率进行评估，使用模拟退火法来获取最佳的物理版图。基于规则的物理版图综合系统将模拟电路设计专家的设计经验抽象为一组规则，并用这些规则来指导版图的布线布局。在集成电路物理综合过程中，在保证电路性能的前提下，尽量降低芯片面积和功耗是必要的。同时应当在电路级综合进行拓扑选择和优化器件尺寸阶段对电路中各器件之间的匹配关系应用明确的要求，以此在一定的拓扑约束条件下来指导模拟集成电路的版图综合。
模拟电路设计被认为是一项知识面广，需多阶段和重复多次设计，常常要求较长时间，而且设计要运用很多的技术。在模拟电路自动综合设计中，从行为描述到最终的版图过程中，还需要用专门的CAD工具从电路版图的几何描述中提取电路信息过程。除电路的固有器件外，提取还包括由版图和芯片上互相连接所造成的寄生参数和电阻。附加的寄生成分将导致电路特性恶化，通常会带来不期望的状态转变，导致工作频率范围的缩减和速度性能的降低。因此投片制造前必须经过电路性能验证，即后模拟阶段，以保证电路的设计符合用户的性能要求。正式投片前还要进行测试和SPICE模拟，确定最终的设计是否满足用户期望的性能要求。高层综合和物理综合从不同角度阐述了模拟集成电路综合的设计任务。电路的拓扑选择和几何尺寸可以看成电路的产生方面，物理版图综合得到模拟集成电路的电路版图，可以认为电路的几何设计方面。
参考文献
【关键词】版图；集成电路；反向设计
1 反向设计流程
反向设计流程见图1所示，主要就是把待分析芯片转换成电路图和版图的过程。
1.1 芯片解剖拍照
我们所看到的照片图形是氧化层刻蚀形成的轨迹。每个物理层看到的图形就是芯片通过解剖、染色、去层后得到逆向设计所需的图形信息，然后用光学显微镜摄取芯片图形信息再进行拼接对准。国内外有多家能够提供完整解剖和电路提取的反向设计服务的公司。图2所示就是某反向设计服务公司将芯片解剖拍照后的数据。
图 1 图 2
1.2 芯片网表提取
因为反向设计是一种自底向上的设计方法，所以芯片网表数据的提取质量显得尤其重要，初始数据的正确率直接影响电路整理、分析、物理验证。为了得到高准确率的网表，一般会安排两组工程师分别独立对网表数据进行提取。在两组工程师完成网表提取后分别进行电学规则检查以提高正确率，最后再进行网表对比验证（SVS）。图3为已经提取完成的部分芯片网表
1.3 芯片电路分析整理
将通过验证的网表通过EDIF、VERILOG、SPICE等格式导入EDA设计工具进行电路图的分析整理。图3左边为网表通过EDIF格式导入，我们得到的是一个平层的网表数据，电路整理是把平层的电路进行层次化整理，形成一个电路的层次化结构，以便理解设计者的思路与技巧。图3右边所示为经过整理的电路图。
图 3 图 4
1.4 芯片电路仿真
根据新的工艺调整电路器件参数，将已经层次化的电路图，通过仿真工具例如Hspice、Spectre、Hsim等EDA工具对电路模块功能进行仿真验证。
1.5 芯片版图绘制
根据新的工艺文件绘制通过功能仿真验证的电路版图，使用Dracula、Assura、Calibre（图5）等软件进行DRC、LVS、ERC验证。
图 5
1.6 系统后仿真
完成版图总体布局布线后，用EDA工具进行寄生参数提取把提取的网表进行仿真验证，并将结果与前仿真结果做对比。对影响电路性能的寄生参数进行电路或者版图的调整。最后优化版图及数据TAPEOUT。
2 总结
本文浅析了集成电路反向设计流程，从实例中列举说明反向设计流程，介绍每一个步骤主要的实现方法。不少人认为集成电路反向设计已经严重影响微电子产业的发展，其实不然，不同工艺的设计规则要使其兼容需要花大量的时间修改。反向并不只意味着抄袭，在原有的电路结构上理解分析以及优化后最终实现相同的或更优的功能电路。
关键词：半导体可靠性设计
Abstract: the reliability of the semiconductor integrated circuit design is in the whole process of product development, prevention, strengthen the system of management thoughts as the instruction, from line design, layout design, process design, package structure design, evaluation test design, material selection, software design, and adopts various effective measures, and strive to eliminate or control semiconductor integrated circuit under specified conditions and within the time required, all kinds of possible failure mode, thus in the performance, cost, time (research, production cycle) factors on the basis of comprehensive balance, and realize the semiconductor integrated circuit products the reliability indexes provisions.
Keywords: semiconductor design reliability
中图分类号： O471 文献标识码：A文章编号：
1. 可靠性设计应遵循的基本原则
（1）必须将产品的可靠性要求转化成明确的、定量化的可靠性指标。
（2）必须将可靠性设计贯穿于产品设计的各个方面和全过程。
（3）从国情出发尽可能地采用当今国内外成熟的新技术、新结构、新工艺。
（4）设计所选用的线路、版图、封装结构，应在满足预定可靠性指标的情况下尽量简化，避免复杂结构带来的可靠性问题。
（5）可靠性设计实施过程必须与可靠性管理紧密结合。
2. 可靠性设计的基本依据
（1）合同书、研制任务书或技术协议书。
（2）产品考核所遵从的技术标准。
（3）产品在全寿命周期内将遇到的应力条件（环境应力和工作应力）。
（4）产品的失效模式分布，其中主要的和关键的失效模式及其机理分析。
（5）定量化的可靠性设计指标。
（6）生产（研制）线的生产条件、工艺能力、质量保证能力。
3. 设计前的准备工作
（1）将用户对产品的可靠性要求，在综合平衡可靠性、性能、费用和研制（生产）周期等因素的基础上，转化为明确的、定量化的可靠性设计指标。
（2）对国内外相似的产品进行调研，了解其生产研制水平、可靠性水平（包括产品的主要失效模式、失效机理、已采取的技术措施、已达到的质量等级和失效率等）以及该产品的技术发展方向。
(3) 对现有生产（研制）线的生产水平、工艺能力、质量保证能力进行调研，可通过通用和特定的评价电路，所遵从的认证标准或统计工艺控制（SPC）技术，获得在线的定量化数据。
4. 可靠性设计程序
（1）分析、确定可靠性设计指标，并对该指标的必要性和科学性等进行论证。
（2）制定可靠性设计方案。设计方案应包括对国内外同类产品（相似产品）的可靠性分析、可靠性目标与要求、基础材料选择、关键部件与关键技术分析、应控制的主要失效模式以及应采取的可靠性设计措施、可靠性设计结果的预计和可靠性评价试验设计等。
（3）可靠性设计方案论证（可与产品总体方案论证同时进行）。
（4）设计方案的实施与评估，主要包括线路、版图、工艺、封装结构、评价电路等的可靠性设计以及对设计结果的评估。
（5）样品试制及可靠性评价试验。
（6）样品制造阶段的可靠性设计评审。
（7）通过试验与失效分析来改进设计，并进行“设计－试验－分析－改进”循环，实现产品的可靠性增长，直到达到预期的可靠性指标。
（8）最终可靠性设计评审。
（9）设计定型。设计定型时，不仅产品性能应满足合同要求，可靠性指标是否满足合同要求也应作为设计定型的必要条件。
5. 集成电路可靠性设计的基本内容
（1）线路可靠性设计。
线路可靠性设计是在完成功能设计的同时，着重考虑所设计的集成电路对环境的适应性和功能的稳定性。半导体集成电路的线路可靠性设计是根据电路可能存在的主要失效模式，尽可能在线路设计阶段对原功能设计的集成电路网络进行修改、补充、完善，以提高其可靠性。如半导体芯片本身对温度有一定的敏感性，而晶体管在线路达到不同位置所受的应力也各不相同，对应力的敏感程度也有所不同。因此，在进行可靠性设计时，必须对线路中的元器件进行应力强度分析和灵敏度分析（一般可通过SPICE和有关模拟软件来完成），有针对性地调整其中心值，并对其性能参数值的容差范围进行优化设计，以保证在规定的工作环境条件下，半导体集成电路整体的输出功能参数稳定在规定的数值范围，处于正常的工作状态。
线路可靠性设计的一般原则是：1）线路设计应在满足性能要求的前提下尽量简化；2）尽量运用标准元器件，选用元器件的种类尽可能减少，使用的元器件应留有一定的余量，避免满负荷工作；3）在同样的参数指标下，尽量降低电流密度和功耗，减少电热效应的影响；4）对于可能出现的瞬态过电应力，应采取必要的保护措施。如在有关端口采用箝位二极管进行瞬态电压保护，采用串联限流电阻限制瞬态脉冲过电流值。
（2）版图可靠性设计。
版图可靠性设计是按照设计好的版图结构由平面图转化成全部芯片工艺完成后的三维图像，根据工艺流程按照不同结构的晶体管（双极型或MOS型等）可能出现的主要失效模式来审查版图结构的合理性。如电迁移失效与各部位的电流密度有关，一般规定有极限值，应根据版图考察金属连线的总长度，要经过多少爬坡，预计工艺的误差范围，计算出金属涂层最薄位置的电流密度值以及出现电迁移的概率。此外，根据工作频率在超高频情况下平行线之间的影响以及对性能参数的保证程度，考虑有无出现纵向或横向寄生晶体管构成潜在通路的可能性。对于功率集成电路中发热量较大的晶体管和单元，应尽量分散安排，并尽可能远离对温度敏感的电路单元。
（3）工艺可靠性设计。
为了使版图能准确无误地转移到半导体芯片上并实现其规定的功能，工艺设计非常关键。一般可通过工艺模拟软件（如SUPREM等）来预测出工艺流程完成后实现功能的情况，在工艺生产过程中的可靠性设计主要应考虑：1）原工艺设计对工艺误差、工艺控制能力是否给予足够的考虑（裕度设计），有无监测、监控措施（利用PCM测试图形）；2）各类原材料纯度的保证程度；3）工艺环境洁净度的保证程度；4）特定的保证工艺，如钝化工艺、钝化层的保证，从材料、工艺到介质层质量（结构致密度、表面介面性质、与衬底的介面应力等）的保证。
（4）封装结构可靠性设计。
封装质量直接影响到半导体集成电路的可靠性。封装结构可靠性设计应着重考虑：1）键合的可靠性，包括键合连接线、键合焊点的牢固程度，特别是经过高温老化后性能变脆对键合拉力的影响；2）芯片在管壳底座上的粘合强度，特别是工作温度升高后，对芯片的剪切力有无影响。3）管壳密封后气密性的保证；4）封装气体质量与管壳内水汽含量，有无有害气体存在腔内；5）功率半导体集成电路管壳的散热情况；6）管壳外管脚的锈蚀及易焊性问题。
（5）可靠性评价电路设计。
为了验证可靠性设计的效果或能尽快提取对工艺生产线、工艺能力有效的工艺参数，必须通过相应的微电子测试结构和测试技术来采集。所以，评价电路的设计也应是半导体集成电路可靠性设计的主要内容。一般有以下三种评价电路：1) 工艺评价用电路设计。主要针对工艺过程中误差范围的测定，一般采用方块电阻、接触电阻构成的微电子测试结构来测试线宽、膜厚、工艺误差等。2) 可靠性参数提取用评估电路设计。针对双极性和CMOS电路的主要失效模式与机理，借助一些单管、电阻、电容，尽可能全面地研究出一些能评价其主要失效机理的评估电路。3) 宏单元评估电路设计。针对双极型和CMOS型电路主要失效模式与机理的特点，设计一些能代表复杂电路中基本宏单元和关键单元电路的微电子测试结构，以便通过工艺流程研究其失效的规律性。
6. 可靠性设计技术
可靠性设计技术分类方法很多，这里以半导体集成电路所受应力不同造成的失效模式与机理为线索来分类，将半导体集成电路可靠性设计技术分为：1）耐电应力设计技术：包括抗电迁移设计、抗闩锁效应设计、防静电放电设计和防热载流子效应设计；2）.耐环境应力设计技术：包括耐热应力、耐机械应力、耐化学应力和生物应力、耐辐射应力设计；3）稳定性设计技术：包括线路、版图和工艺方面的稳定性设计。
关键词:司法鉴定;集成电路;知识产权;商业秘密
Judicial Forensic Evaluation and Integrated Circuits Intellectual Property Protection――Trade Secrets
Fan Bing
(CSIP Intellectual Property Expertise Center of Judicature, Beijing 100038, China)
Abstract:The major areas discussed in this article focused on the integrated circuit technology-related cases。Two major issues are patent rights and trade secret involved in these cases. This article will introduce and discuss the method of judicial forensic in integrated circuit technology-related trade secret cases.
Keywords: Judicial Forensic;integrated circuit; intellectual property; Trade Secret
1引言
在上一期文章中我们介绍了我国集成电路相关知识产权保护的现状,对集成电路知识产权保护制度进行了梳理,进一步介绍了司法鉴定在集成电路相关知识产权纠纷案件中的作用,以及目前对相关司法鉴定的原则和方法。本期文章将从涉及集成电路知识产权纠纷案件的具体类型做进一步探讨。
2集成电路领域知识产权纠纷的特点
集成电路相关的知识产权纠纷涉及范围较广,一般来说,包括著作权、商标、专利和商业秘密等方面。对于不同案件抗辩双方的重点可能只集中在某个方面,如著作权;也可能是几个方面的结合,如商业秘密和专利。本文所讨论的范围主要集中在与集成电路芯片技术相关的案件,这些与芯片技术相关的案件中涉及最多的是专利和商业秘密的问题。
3商业秘密定义
在开始之前,首先让我们了解一下什么是商业秘密。
商业秘密是指不为公众所知悉、能为权利人带来经济利益、具有实用性并经权利人采取保密措施的技术信息和经营信息[1]。
根据定义,商业秘密应具备以下四个法律特征:
(1)不为公众所知悉。这是讲商业秘密具有秘密性,是认定商业秘密最基本的要件和最主要的法律特征。商业秘密的技术信息和经营信息在企业内部只能由参与工作的少数人知悉,这种信息不能从公开渠道获得。如果众所周知,那就不能称之为商业秘密。
(2)能为权利人带来经济利益。这是讲商业秘密具有价值性,是认定商业秘密的主要要件,也是体现企业保护商业秘密的内在原因。一项商业秘密如果不能给企业带来经济价值,也就失去保护的意义。
(3)具有实用性。商业秘密区别于理论成果,具有现实的或潜在的使用价值。商业秘密在其权利人手里能应用,被人窃取后别人也能应用。这是认定侵犯商业秘密违法行为的一个重要要件。
(4)采取了保密措施。这是认定商业秘密最着重的要件。权利人对其所拥有的商业秘密应采取相应合理的保密措施,使其他人不采用非法手段就不能得到。如果权利人对拥有的商业秘密没有采取保密措施,任何人几乎随意可以得到,那么就无法认定是权利人的商业秘密。
4鉴定方法讨论
对集成电路知识产权纠纷案件中涉及到的商业秘密进行司法鉴定,需要抓住两个要素:非公知和相似性。
首先,非公知性的判断是前提。如果案件中涉及的芯片设计在案件发生的当时已经为几乎所有的业内人士所知悉,是一项公开的技术,也就谈不上窃取商业秘密的问题。
在确定涉案芯片包含非公知技术的前提下,进行相似性比对,给出被比对双方是否构成实质性相似的判断。
4.1非公知技术判断
对于非公知技术的确定需要经以下几个步骤:
(1)被鉴定芯片的设计人员对该芯片的核心技术进行归纳和提取,形成可以对每个核心技术进行完整描述的技术方案;
(2)鉴定承担方将组织相关专家对被鉴定芯片的核心技术的技术方案进行评估之后,委托具有资质的查新机构进行查新检索,给出检索查新报告;
(3)鉴定承担方将组织相关专家结合检索查新报告给出非公知判断。
4.2相似性比对
对于相似性的比对,可以从系统架构、原理图设计、版图设计、芯片产品的主要测试指标等方面系统的进行比较。下面我们以一个芯片实例来说明,为了不失一般性,我们选取集成了射频、模拟和数字信号处理模块的单芯片射频收发器。目前的单芯片射频收发器集成了低噪音放大器(LNA)、混频器(MIXER)、滤波器(FILTER)、模数转换器(ADC)、数字信号处理器(DSP)、频率综合器(PLL)和模拟基带接口等主要模块。
系统架构并不是由各个子模块简单的堆砌而成,而是需要综合考虑多方面因素,经过反复的实验而最终确定的。比如,根据客户对象和市场需求,确定设计指标,同时还要考虑芯片制造工艺参数、电路的拓扑结构、各个模块间的相互干扰等,最终经过大量的优化和仿真才能确定系统架构。
对于芯片内部电路的原理图设计,特别是确定射频电路和模拟电路中关键电路器件的设计参数,并达到成熟产业化的程度,通常需要经验丰富的多名工程师组成技术团队,经过设计、模拟、样片、调整、优化才能完成。
版图设计特别是射频电路和模拟电路部分的版图设计通常需要经验丰富的工程师采用定制化方式完成。如图1所示为一个单芯片射频收发器的版图。
其设计往往要考虑各个模块的布局,关键器件的匹配,互连线之间的干扰,甚至关键线路所采用金属的长度和宽度都需工程师经计算确定。定制化设计的特点是工程师根据自己的经验来折中考虑多种因素,每个定制化设计结果都不会相同。
芯片制成之后,制造者应在其测试平台中用测试模式测定该芯片的技术性能。将两芯片置于同样的测试平台上,通过信号形状、时间周期等关系的对比,可以进一步判定双方的相似程度[2]。
由以上系统性、分层次的分析和比对,可达到充分准确地说明相似性的程度。
经过非公知性和相似性比对之后,经过鉴定专家组的讨论即可形成司法鉴定意见,并将以上分析过程整理成正式司法鉴定报告。
5结语
本期文章对集成电路领域有关商业秘密类型案件的司法鉴定问题进行介绍和探讨。首先介绍了商业秘密的主要要素和特点,提出了集成电路领域有关商业秘密案件的司法鉴定的通用方法,对非公知性判定和相似性比对进行了重点介绍。本文所介绍的方法是经过一定数量案件实务的经验积累总结而成,随着近年来集成电路领域知识产权纠纷的不断增多,新的问题也不断涌现,需要我们不断根据案件的实际特点不断地进行调整和进一步完善。
参考文献
关键词：集成电路专业；实践技能；人才培养
中图分类号：G642.0 文献标志码： A 文章编号：1002-0845（2012）09-0102-02
集成电路产业是关系到国家经济建设、社会发展和国家安全的新战略性产业，是国家核心竞争力的重要体现。《国民经济和社会发展第十二个五年规划纲要》明确将集成电路作为新一代信息技术产业的重点发展方向之一。
信息技术产业的特点决定了集成电路专业的毕业生应该具有很高的工程素质和实践能力。然而，目前很多应届毕业生实践技能较弱，走出校园后普遍还不具备直接参与集成电路设计的能力。其主要原因是一些高校对集成电路专业实践教学的重视程度不够，技能培养目标和内容不明确，导致培养学生实践技能的效果欠佳。因此，研究探索如何加强集成电路专业对学生实践技能的培养具有非常重要的现实意义。
一、集成电路专业实践技能培养的目标
集成电路专业是一门多学科交叉、高技术密集的学科，工程性和实践性非常强。其人才培养的目标是培养熟悉模拟电路、数字电路、信号处理和计算机等相关基础知识，以及集成电路制造的整个工艺流程，掌握集成电路设计基本理论和基本设计方法，掌握常用集成电路设计软件工具，具有集成电路设计、验证、测试及电子系统开发能力，能够从事相关领域前沿技术工作的应用型高级技术人才。
根据集成电路专业人才的培养目标，我们明确了集成电路专业的核心专业能力为：模拟集成电路设计、数字集成电路设计、射频集成电路设计以及嵌入式系统开发四个方面。围绕这四个方面的核心能力，集成电路专业人才实践技能培养的主要目标应确定为：掌握常用集成电路设计软件工具，具备模拟集成电路设计能力、数字集成电路设计能力、射频集成电路设计能力、集成电路版图设计能力以及嵌入式系统开发能力。
二、集成电路专业实践技能培养的内容
1.电子线路应用模块。主要培养学生具有模拟电路、数字电路和信号处理等方面的应用能力。其课程主要包含模拟电路、数字电路、电路分析、模拟电路实验、数字电路实验以及电路分析实验等。
2.嵌入式系统设计模块。主要培养学生掌握嵌入式软件、嵌入式硬件、SOPC和嵌入式应用领域的前沿知识，具备能够从事面向应用的嵌入式系统设计能力。其课程主要有C语言程序设计、单片机原理、单片机实训、传感器原理、传感器接口电路设计、FPGA原理与应用及SOPC系统设计等。
3.集成电路制造工艺模块。主要培养学生熟悉半导体集成电路制造工艺流程，掌握集成电路制造各工序工艺原理和操作方法，具备一定的集成电路版图设计能力。其课程主要包含半导体物理、半导体材料、集成电路专业实验、集成电路工艺实验和集成电路版图设计等。
4.模拟集成电路设计模块。主要培养学生掌握CMOS模拟集成电路设计原理与设计方法，熟悉模拟集成电路设计流程，熟练使用Cadence、Synopsis、Mentor等EDA工具，具备运用常用的集成电路EDA软件工具从事模拟集成电路设计的能力。其课程主要包含模拟电路、半导体物理、CMOS模拟集成电路设计、集成电路CAD设计、集成电路工艺原理、VLSI集成电路设计方法和混合集成电路设计等。此外，还包括Synopsis认证培训相关课程。
5.数字集成电路设计模块。主要培养学生掌握数字集成电路设计原理与设计方法，具备运用常用的集成电路EDA软件工具从事数字集成电路设计的能力。其课程主要包含数字电路、数字集成电路设计、硬件描述语言、VLSI测试技术、ASIC设计综合和时序分析等。
6.射频集成电路设计模块。主要培养学生掌握射频集成电路设计原理与设计方法，具备运用常用的集成电路EDA软件工具从事射频集成电路设计的能力。其课程主要包含CMOS射频集成电路设计、电磁场技术、电磁场与
天线和通讯原理等。
在实践教学内容的设置、安排上要符合认识规律，由易到难，由浅入深，充分考虑学生的理论知识基础与基本技能的训练，既要有利于启发学生的创新思维与意识，有利于培养学生创新进取的科学精神，有利于激发学生的学习兴趣，又要保证基础，注重发挥学生主观能动性，强化综合和创新。因此，在集成电路专业的实验教学安排上，应减少紧随理论课开设的验证性实验内容比例，增加综合设计型和研究创新型实验的内容，使学有余力的学生能发挥潜能，有利于因材施教。
三、集成电路专业实践技能培养的策略
1.改善实验教学条件，提高实验教学效果。学校应抓住教育部本科教学水平评估的机会，加大对实验室建设的经费投入，加大实验室软、硬件建设力度。同时加强实验室制度建设，制订修改实验教学文件，修订完善实验教学大纲，加强对实验教学的管理和指导。
2.改进实验教学方法，丰富实验教学手段。应以学生为主体，以教师为主导，积极改进实验教学方法，科学安排课程实验，合理设计实验内容，给学生充分的自由空间，引导学生独立思考应该怎样做，使实验成为可以激发学生理论联系实际的结合点，为学生创新提供条件。应注重利用多媒体技术来丰富和优化实验教学手段，如借助实验辅助教学平台，利用仿真技术，加强新技术在实验中的应用，使学生增加对实验的兴趣。
3.加强师资队伍建设，确保实验教学质量。高水平的实验师资队伍，是确保实验教学质量、培养创新人才的关键。应制定完善的有利于实验师资队伍建设的制度，对实验师资队伍的人员数量编制、年龄结构、学历结构和职称结构进行规划，从职称、待遇等方面对实验师资队伍予以倾斜，保证实验师资队伍的稳定和发展。
4.保障实习基地建设，增加就业竞争能力。开展校内外实习是提高学生实践技能的重要手段。
实习基地是学生获取科学知识、提高实践技能的重要场所，对集成电路专业人才培养起着重要作用。学校应积极联系那些具有一定实力并且在行业中有一定知名度的企业，给能够提供实习场所并愿意支持学校完成实习任务的单位挂实习基地牌匾。另外，可以把企业请进来，联合构建集成电路专业校内实践基地，把企业和高校的资源最大限度地整合起来，实现在校教育与产业需求的无缝联接。
5.重视毕业设计，全面提升学生的综合应用能力。毕业设计是集成电路专业教学中最重要的一个综合性实践教学环节。由于毕业设计工作一般都被安排在最后一个学期，此时学生面临找工作和准备考研复试的问题，毕业设计的时间和质量有时很难保证。为了进一步加强实践环节的教学，应让学生从大学四年级上半学期就开始毕业设计，因为那时学生已经完成基础课程和专业基础课程的学习，部分完成专业课程的学习，而专业课教师往往就是学生毕业设计的指导教师，在此时进行毕业设计，一方面可以和专业课学习紧密结合起来，另一方面便于指导教师加强对学生的教育和督促。
选题是毕业设计中非常关键的环节，通过选题来确定毕业设计的方向和主要内容，是做好毕业设计的基础，决定着毕业设计的效果。因此教师对毕业设计的指导应从帮助学生选好设计题目开始。集成电路专业毕业设计的选题要符合本学科研究和发展的方向，在选题过程中要注重培养学生综合分析和解决问题的能力。在毕业设计的过程中，可以让学生们适当地参与教师的科研活动，以激发其专业课学习的热情，在科研实践中发挥和巩固专业知识，提高实践能力。
6.全面考核评价，科学检验技能培养的效果。实践技能考核是检验实践培训效果的重要手段。相比理论教学的考核，实践教学的考核标准不易把握，操作困难，因此各高校普遍缺乏对实践教学的考核，影响了实践技能培养的效果。集成电路专业学生的实践技能培养贯穿于大学四年，每个培养环节都应进行科学的考核，既要加强实验教学的考核，也要加强毕业设计等环节的考核。
对实验教学考核可以分为事中考核和事后考核。事中考核是指在实验教学进行过程中进行的质量监控，教师要对学生在实验过程中的操作表现、学术态度以及参与程度等进行评价；事后考核是指实验结束后要对学生提交的实验报告进行评价。这两部分构成实验课考核成绩，并于期末计入课程总成绩。这样做使得学生对实验课的重视程度大大提高，能够有效地提高实验课效果。此外，还可将学生结合教师的科研开展实验的情况计入实验考核。
7.借助学科竞赛，培养团队协作意识和创新能力。集成电路专业的学科竞赛是通过针对基本理论知识以及解决实际问题的能力设计的、以学生为参赛主体的比赛。学科竞赛能够在紧密结合课堂教学或新技术应用的基础上，以竞赛的方式培养学生的综合能力，引导学生通过完成竞赛任务来发现问题、解决问题，并增强学生的学习兴趣及研究的主动性，培养学生的团队协作意识和创新精神。
在参加竞赛的整个过程中，学生不仅需要对学习过的若干门专业课程进行回顾，灵活运用，还要查阅资料、搜集信息，自主提出设计思想和解决问题的办法，既检验了学生的专业知识，又促使学生主动地学习，最终使学生的动手能力、自学能力、科学思维能力和创业创新能力都得到不断的提高。而教师通过考察学生在参赛过程中运用所学知识的能力，认真总结参赛经验，分析由此暴露出的相关教学环节的问题和不足，能够相应地改进教学方法与内容，有利于提高技能教学的有效性。
此外，还应鼓励学生积极申报校内的创新实验室项目和实验室开放基金项目，通过这些项目的研究可以极大地提高学生的实践动手能力和创新能力。
参考文献：
[1]袁颖，等.依托专业特色，培养创新人才[J]. 电子世界，2012（1）.
[2]袁颖，等.集成电路设计实践教学课程体系的研究[J]. 实验技术与管理，2009（6）.
[3]李山，等.以新理念完善工程应用型人才培养的创新模式[J]. 高教研究与实践，2011（1）.
[4]刘胜辉，等.集成电路设计与集成系统专业课程体系研究与实践[J]. 计算机教育，2008（22）.
IC设计工程师是当今最受人尊敬的金领职业之一，不但收入相当丰厚，而且工作极富挑战性和成就感。在全国就业形式比较严峻的今天，IC设计工程师就业却是另一片天地，在北京、上海、深圳等地，IC设计人才都做为紧缺人才被列进重点引进人才目录，具有经验的设计人员更成为各IC公司高薪争抢的对象，IC设计人才严重供不应求。广大在校学生和初入IC设计行业的工程师也因为缺乏项目经验和实践环境,很难在这一领域获得进一步提升和发展，而IC设计公司也苦于找不到具有工作能力的设计人才。
北京集成电路设计园第五日IC设计培训中心独家推出数字集成电路前端设计就业班，在最短的时间里让学员学习数字IC设计流程，设计方法，常用EDA工具，更以实际专题项目带领学员完成一个从最初的设计规范到门级网表实现的整个前端设计流程，手把手带领学员完成实际项目作品，使学员在领会IC设计知识的同时具备IC设计经验，并学会IC设计公司的团队分工与合作。学成后可以胜任IC设计公司一般性设计工作，最终的专题设计和作品更可以做为求职和职位提升的有力证明。
北京集成电路设计园是全国七个集成电路设计产业化基地之一，园区花费数百万美金购置的EDA设计平台，是北京乃至北方地区唯一可以提供完善的国际顶级EDA设计工具和试验环境的产业基地，同时园区有多家国内外知名IC设计公司入驻，吸引了众多设计人才在这里工作，浓厚的IC产业氛围为学习IC设计提供了绝佳的环境。
“数字集成电路前端设计就业班”已于2005年成功举办两期，学员有来自高校研究生、在职工作人员、应届毕业理工科学生等，实践性的课程使学员完成从对IC设计的陌生到熟悉的过程，亲历IC设计整个前端流程。开班以来得到学员的广泛认可，学员在本课程中学到的技术在求职中起到了关键性作用，先后有多名学员就职于国内知名IC设计公司，包括威盛、华大、六合万通、华为等，受到用人单位的好评。同时，在实践过程中积累的经验和新的方法，将在第三期中得到提升和发展。
如果您正在为就业发愁，正在苦苦寻找一份高薪工作在北京上海这些大城市大展宏图；
如果您想从事IC设计行业却不知道从哪里入手；
如果您刚刚踏入IC设计行业，感觉技术和工作压力很大；
那本课程将会带你踏上这条充满前途的金光大道，您的职业人生将从此与众不同……
课程特色
教授IC前端设计全部流程
特别实用、常用的IC前端技术和方法
真实实践环境，先进设计平台，实际项目设计、亲自动手制作
以直接就业为目的
招生对象
电子、计算机、通信等相关专业大学应届本科毕业生和低年级研究生
参加工作不久，需要提升技术水平和熟悉设计流程的在职工程师
或其它理工科背景有志于IC设计工作的转行人员
开课时间
2006年3月27日
课时数
共70学时
上课时间
每周一、三、五晚18:30-21:30
每周二、四、六自修及作业
上课地点
北京集成电路设计园量子芯座5层培训教室
费用
报名费100元
学费2800元，包括听课、讲义、资料、辅导、上机软硬件费用、证书等，食宿自理。
优惠
2006年3月20日前报名，免收报名费
在校学生2006年3月20日前报名，可享受优惠价2300元!
5人以上团体报名可九折优惠！
食宿
外地学员可帮助联系住宿，可以就近选择北京大运村学生公寓，或方便实惠的公寓、单间、招待所、床位等。
附近有大运村食堂、北航食堂、小吃一条街及多家饭店可供选择，经济实惠，非常方便。
交费方式
银行汇款
开户名称：北京集成电路设计园有限责任公司
开户银行：招商银行北京大运村支行(649)
帐号：6381001510001
报名现场交款
地 址：北京市海淀区知春路27号量子芯座5层IC设计培训中心
报名流程
1． 索取或下载报名表
2． 按要求填表、将报名表传真或Email给我们
3． 电话或Email确认报名信息
4． 交纳报名费和学费
5． 领取交费收据、确认函、听课证
6． 报名成功
联系方式
电话：82357175/83/84-850/851/852/858/859
邮件：.cn
课程大纲和更多信息请查询网站：.cn
注：本班招生30人，招满截止，名额有限，预报从速！若报名人数少于10人则不开班
数字集成电路前端设计人才班
实战提高班
课程简介
北京集成电路设计园第五日IC设计培训中心独家推出具有极强实践性“数字集成电路前端设计实战提高班”课程，针对具有一定工作经验的在职工程师、高年级研究生以及需要项目经验的高校任课教师，按照IC设计公司产品开发流程，采取强化训练、项目实践、专题制作等方法，带领学员在真实的实践环境中提升技术水平。本课程为前端设计高端精华课程，在特别精简的时间内讲解非常完整的流程以及更实用的设计方法，课程涵盖了相关技术的核心内容，老师将自己的实践经验倾囊而授。
本课程在“数字集成电路前端设计就业班”成功举办的基础上，为学员提供技术进阶，目标直指培养较高水平IC设计工程师，在保证学员获得IC前端设计全部技术要点的同时，重点锻炼学员的实际动手能力，更为关键的是在长达45个学时，跨度近两个月的时间内，学生将以一个简单标量流水线处理器的设计为核心，进行RTL设计、逻辑综合、时序分析、芯片测试、综合验证、以及高级技术和设计优化的技术学习和项目实践。学员可以选择参与处理器设计或系统芯片IP模块设计，要求至少参与完成此处理器芯片或独立完成一个系统芯片IP模块从设计规范到网表实现的整个前端设计过程，最终的设计是可以拿去layout和流片的。
同时，本培训中心位于北京集成电路设计园――全国七个集成电路设计产业化基地之一，园区花费数百万美金购置的EDA设计平台，是北京乃至北方地区唯一可以提供完善的国际顶级EDA设计工具和试验环境的产业基地，同时园区有多家国内外知名IC设计公司入驻，吸引了众多设计人才在这里工作，浓厚的IC产业氛围为学习IC设计提供了绝佳的环境。
如果你具有相关专业学历，但缺乏一定的项目实践机会；
如果你面对学习或工作挑战，感觉压力很大；
如果你对芯片设计充满兴趣，希望用最短的时间学到人家需要两三年才能跨越的技术；
那么本课程将会成为你提升技术水平、跻身IC设计高级人才的理想选择！
课程特色
完全不同于学校的课程体系和授课方法
没有冗长而无用的理论介绍，直接教授最实用的设计方法和设计流程
真实实践环境，先进设计平台，实际项目设计、亲自动手制作
要求独立完成项目设计，具备真正意义上的项目经验
学成后做为高级人才可以推荐工作
招生对象
电子、通信、计算机等相关专业本科毕业,一年以上工作经验的在职工程师；
电子、通信、计算机等相关专业较高年级在读研究生；
一般高校需要项目经验的任课教师。
报名要求
有简单或小规模电路设计经验，或初步熟悉IC设计前端工作但缺乏项目经验；
有数字逻辑基础、了解VERILOG语言，会使用UNIX/Linux操作系统。
培训目标
可独立完成ASIC/SOC前端设计，成为中级IC前端设计工程师。
学 时
100学时，其中实习及专题制作45学时。
开课时间2006年3月16日
上课时间
每周四晚18：30-21：30，
每周六上午9：00-12：00、
每周日上午9：00-12：00
周一到周五自修及作业
上课地点
北京集成电路设计园量子芯座5层培训教室
费 用
报名费100元
学费4800元，包括听课、讲义、资料、辅导、上机软硬件费用、证书等，食宿自理。
优 惠
2006年3月1日前报名，免收报名费
在校学生在2006年3月1日前报名，可享受优惠价4200元
5人以上团体报名可九折优惠！
食 宿
外地学员可帮助联系住宿，可以就近选择北京大运村学生公寓，或方便实惠的公寓、单间、招待所、床位等。附近有大运村食堂、北航食堂、小吃一条街及多家饭店可供选择，经济实惠，非常方便。
交费方式
银行汇款
开户名称：北京集成电路设计园有限责任公司
开户银行：招商银行北京大运村支行(649)
帐号：6381001510001
报名现场交款
地 址：北京市海淀区知春路27号量子芯座5层IC设计培训中心
报名流程
1． 索取或下载报名表
2．按要求填表、将报名表传真或Email给我们
3．电话或Email确认报名信息
4． 交纳报名费和学费
5．领取交费收据、确认函、听课证
6． 报名成功
联系方式
电话：82357175/83/84-850/851/852/858/859
邮件：.cn
课程大纲和更多信息请查询网站：.cn
注：本班招生30人，招满截止，名额有限，预报从速！若报名人数少于10人则不开班
集成电路封装工艺员培训
招生对象 大专理工类专业及以上学历
招生人数 限50人
开课时间 2006年2月13日-3月3日
（周一至周五上课）共120课时
课程内容
半导体基础制造程序、集成电路各类产品与应用、集成电路生产常用材料使用简介、集成电路英文应用、集成电路厂务与环境、封装基础知识、集成电路SOP学习、集成电路设备基本操作与应急处理、质量环境及工作安全教育、集成电路封装
开班宗旨
复芯微电子集成电路封装工程师培训为您的职业生涯铸造辉煌的起点
培训优势
订单培养、校企结合、高就业率
课程特色 名校资深讲师与企业主管共同授课；
独家使用教材；
严谨治学、定期考核
附赠行业素质、面试技巧等实用课程
职业前景
集成电路产业是未来全球高新技术产业的前沿和核心，是最具活力和渗透力的战略产业。作为集成电路产业人才缺口最大的封装产业，正需要大量有志于投身该事业的青年加入其中。
应届毕业生从事集成电路（IC）封装行业，年薪3-6万……
封装企业大多提供相当好的福利，包括吃、住、补贴……
想进入集成电路行业的您，请不要犹豫了！
招生对象 本科理工类专业及以上学历
招生人数 限30人
开课时间 2006年3月4日-4月2日
（双休日上课）共120课时
课程内容：
计算机网络与UNIX应用、半导体基础理论、集成电路制造工艺、集成电路设计概论、集成电路设计EDA软件、基本版图知识
开班宗旨：
复芯微电子IC版图设计师培训为您的职业生涯铸造辉煌的起点
培训优势：
订单培养、保证推荐、高就业率
课程特色 校内资深讲师与企业在职工程师共同授课；
独家使用教材；
严谨治学、定期考核
附赠行业素质、面试技巧等实用课程
职业前情：
集成电路产业是未来全球高新技术产业的前沿和核心，是最具活力和渗透力的战略产业。作为集成电路产业的命脉，目前长三角地区IC设计业的人才缺口已达20万……
IC设计业薪酬水平不断攀升，应届本科生从事IC版图设计起薪达3000元……
IC设计师平均月薪高达10000元……
看到这些数字，您还需要犹豫吗？
诚信责任创新
咨询人 宣佳博老师
咨询电话 021-51087308*8301
TEL (021)- 51087308
FAX (021)- 50277166
【关键词】D触发器；半静态；清零；版图
A New D flip-flop of semi-static and clear
Zhao Junxia，Zhu Qiaoyan
（Sanjiang College，Nanjing，Jiangsu 210012;NanJing Top Power ASIC）
Abstract：For faster speed、lower power and smaller size,this paper analyzes several used D flip-flops.For the highest frequency and synthesizing their advantages and disadvantages，we design a new type D flip-flop of semi-static and clear.With CSMC 0.6μmN well CMOS process，the layout area is46.500×40.350(μm).The maximum trigger frequency is 356MHz.Using it we constitute the second divider and simulates successfully.
Key words：D flip-flop，semi-static，clear，layout
1.引言
触发器是时序电路[1]，是在逻辑电路的移位、寄存和计数功能中被广泛采用的一种存储信息的功能部件[2]，它靠双稳态电路来保存信息。触发器的种类很多[3]，CMOS D型触发器是VLSI电路中最基本的也是应用最普遍的，它被广泛应用于移位和寄存[4]。D触发器的D代表延迟或数据,它的输出是发生在早于一个时钟脉冲之前的D输入的函数。在时钟脉冲期间，在D输入提供“1”会导致输出变为1，否则输出变为0。其真值表表明这种关系，其中Qn+1是时钟脉冲以后的Q输出，它取决于D的输入状态[4]。
常见的D触发器有：同步D触发器、主从型D触发器、新型半静态低功耗D触发器等[5]，本文对他们的结构、原理等方面进行分析比较，综合各自优缺点，优化最高频率，设计出一款新型主从型D触发器，经仿真该触发器的最高频率为356MHz。
2.新型D触发器的结构图
为了减小与时钟信号相关联的单元电路（如触发器）的消耗，本文提出了一种新的半静态触发器结构，并把其中的静态锁存器进一步改进为准静态型。
图1是所设计的新型由CMOS传输门和反相器构成的D触发器的结构图。反相器F1和传输门TG1、TG2组成了主触发器，与非门F2和传输门TG3、TG4组成了从触发器。TG1和TG3分别为主触发器和从触发器的输入控制门。反相器F4对时钟输入信号CP进行反相及缓冲，其输出CP和CP'作为传输门的控制信号。
根据CMOS传输门的工作原理和图中控制信号的极性标注可知：当传输门TG1、TG4导通时，TG2、TG3截止；反之，当TG1、TG4截止时，TG2、TG3导通。
当，时，TG1导通TG2，截止，D端输入信号送入主触发器中，使,，但这时主触发器尚未形成反馈连接,不能自行保持。、跟随D端的状态变化；同时，由于TG3截止，TG4导通，所以从触发器形成反馈连接，维持原状态不变，而且它与主触发器的联系被TG3切断。
当的上升沿到达（即跳变为1，下降为0）时，TG1截止，TG2导通，切断了D信号的输入，由于F1的输入电容存储效应，F1输入端电压不会立即消失，于是、在TG1截止前的状态被保存下来；同时由于TG3导通、TG4截止，主触发器的状态通过TG3和F3送到了输出端，使（CP上升沿到达时D的状态），而。
在，期间，的状态一直不会改变，直到下降沿到达时（即跳变为0，跳变为1），TG2、TG3又截止，TG1、TG4又导通，主触发器又开始接收D端新数据，从触发器维持已转换后的状态。
可见，这种触发器的动作特点是输出端的状态转换发生在的上升沿，而且触发器所保持的状态仅仅取决于上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在的上升沿（即CP的上升沿，所以这是一个CP上升沿触发的边沿触发器，CP上升沿为有效触发沿，或称CP上升沿为有效沿（下降沿为无效沿）。若将四个传输门的控制信号CP'和极性都换成相反的状态，则CP下降沿为有效沿，而上升沿为无效沿。
3.D触发器的电路
D触发器的最高时钟频率受到以下两个方面的限制：
（1）输出（Q或Q~）波形上升和下降时间的限制。如果输出的外接负载电容较大，则输出的波形受到负载电容的影响，都具有一定的上升和下降时间。随着时钟频率的提高，输出频率也要随之提高。如果输出波形由方波变为三角波，甚至输出幅度下降，就不能满足二分频输出。
（2）内部信号传输时，所产生的内部级延迟的限制。如果时钟脉冲宽度不能满足内部级的时延，则输出Q就不能成为时钟脉冲的二分频或输出不稳定。
为了要设计D型触发器，首先要对触发器内部进行时序分析，然后分析各级门在电路中所处的地位，进行合理的时延分配。作为主触发器，数据从D端输入，必须在时钟脉冲的后半周内完成数据的传输，并保存在住触发器中。
我们通过控制栅氧化层厚度来控制栅电容。用MOS器件的跨导和输出电容的比值（称之为速度优值）来表征COMS倒相器的速度性能。当增大CMOS倒相器的宽长比时，就增大了跨导，能提高优值；但宽长比的增大，本级的输出电容也随之增大，反而降低了优值。因而，计算一个合理的宽长比，使跨导大，电容小，具有最佳的速度优值。为了使CMOS倒相器获得最佳的性能，采用对称设计，使倒相器中的NMOS管和PMOS管性能完全对称。
新型的主从型D触发器的电路图如图2所示。在时钟CP周期为60ns，幅度U=5v的方波信号时所仿真到的工作波形如图3所示，Q在CP上升沿翻转，在下降沿不发生翻转，保持原状态不变，实现二分频，该触发器的最高频率为356MHz，达到D触发器的设计要求[6]：对应于每一CP信号有效沿（上升沿），输出状态翻转一次，计数工作正常。
4.版图设计
集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个必不可少的重要环节[7]，版图的好坏直接影响电路生产的成品率及可靠性。好的设计不但本身很少带来不可靠因素，而且对于工艺上难以避免的问题，也可预防或减弱其影响。通过集成电路版图设计，可以将立体的电路系统变为一个二维的平面版图，再经过工艺加工还原为基于硅材料的立体结构[7]。
本文采用华润上华0.6μmN阱CMOS工艺在Cadence平台上设计D触发器构成的二分频器的版图[9]，如图4所示，由N Well图层、Active图层、N Select图层、P Select图层、Poly图层、Metal 1图层、Active Contact图层等构成，其芯片面积为46.500×40.350(μm)。
5.小结
论文中所设计的一款新型半静态带清零的D触发器芯片通过理论分析[10]与计算机模拟表明了新型D触发器与以往单锁存器D触发器结构相比具有以下特点：1）省去了传统设计中的时钟链，减少了时钟网络的功耗及时钟信号的延迟；2）使用的晶体管数少，只为传统设计的1/2，有效地减少芯片地占用面积；3）采用了动态锁存器结构，使之获得更低的功耗及占用更小的芯片面积；4）降低功耗效果显著。
由于在深亚微米情况下，存在较大的漏电流或亚阈值电流[7]，因此半静态触发器的应用会在某些场合受到一定的限制。
参考文献
[1]李桂宏,谢世健.集成电路设计宝典[M].北京:电子工业出版社,2006.
[2]杨志忠,卫桦林,郭顺华.数字电子技术基础[M]第2版.北京:高等教育出版社,2009.
[3]王伦耀,吴训威,叶锡恩.新型半静态低功耗D触发器设计[J].电路与系统学报,2004,9(6):26-28.
[4]张著,程震先,刘继华.数字设计-电路与系统[M].北京:北京理工大学出版社,1992.
[5]Willy M.C.Sansen.模拟集成电路设计精粹[M].北京清华大学出版社,2008.
[6]王接枝,熊熙烈,吕岿,et al.CMOS触发器在CP边沿的工作特性研究[J].电子技术应用,2007,4.
[7]渡边诚,浅田邦博,可儿贤二,et al.超大规模集成电路设计(I)-电路与版图设计[M].北京:北京科学出版社,1988.
[8]A.Shams,M.Bayouml.A novel high-performance CMOS 1-Bit full-adder cell[J].IEEE Tram.Circuits Syst.-Part II,2000,47(5):478-481
[9]王翠霞,范学峰,et al.Candence版图设计环境的建立及设计规则的验证[J].北京:北京科学出版社,2004.
[10]K.Kurokawa.Power Waves and Scattering Matrix[J].IEEE Trans.MicrowaveTheory and Tech,1965:194-202.
关键词：集成电路设计;集成系统;本科专业;创新型人才;课程体系
中图分类号：G642.0 文献标志码：A 文章编号：1674-9324（2015）35-0049-03
一、引言
集成电路产业是信息产业的基础和核心，是推动信息产业发展的源泉和动力。国务院于2000年6月25日颁发了《鼓励软件产业和集成电路产业发展的若干政策（18号）》，大力支持和鼓励我国集成电路产业的发展。在国家政策的扶持下，我国集成电路设计业发展迅猛，伴随着国内集成电路的发展，对集成电路设计相关人员的需求也日益增加。教育部于2003年开始批准设置“集成电路设计与集成系统”目录外本科专业，2012年普通高等学校本科专业目录中调整为特设专业，以适应国内对集成电路设计与应用人才的迫切需求，截止2014年，全国已有28所高校设置“集成电路设计与集成系统”本科专业。国务院于2011年1月28日颁发了《进一步鼓励软件产业和集成电路产业发展的若干政策（新18号）》，要求高校要进一步深化改革，加强集成电路设计相关专业建设，紧密结合产业发展需求及时调整课程设置、教学计划和教学方式，加强专业师资队伍、教学实验室和实习实训基地建设，努力培养国际化、复合型、实用型人才。
“集成电路设计与集成系统”专业涉及的新概念、新技术、新方法不断涌现，是一个工程性和实践性很强的本科专业。集成电路领域技术和管理人才严重不足、人才质量普遍不高已成为制约我国集成电路产业健康、快速发展的瓶颈。国家集成电路产业“十二五”发展规划提出加强人才培养，着力发展芯片设计业，2014年6月，国务院印发《国家集成电路产业发展推进纲要》进一步指出，要着力发展集成电路设计业，加大人才培养力度。因此，研究适合本专业的理论与实践并重融合的课程体系，培养创新型集成电路设计人才具有十分重要的现实意义和历史意义。
二、集成电路设计与集成系统专业人才培养的特点
集成电路是推动当前经济发展的重要技术，由于集成电路设计与集成系统领域发展迅速且新知识、新技术层出不穷，多学科交叉融合，毕业生就业具有国际性，要求教学体系和实践平台建设必须跟上最新的产业需求，才能培养出适合社会和企业需要的集成电路设计与集成系统创新型人才。在进行集成电路设计与集成系统领域创新型人才培养时我们需要紧紧抓住以下几点。
1.集成电路设计与集成系统专业是新兴专业，国内还没有形成该专业的人才培养规范，目前国内各高校该专业的教学计划是从国外或者相关专业延伸来的，系统性、完备性差，还没有形成完整的知识体系。
2.集成电路设计与集成系统专业是一个涵盖通信、计算机、集成电路等多领域的交叉学科，因此要利用综合性学科知识为该类人才的素质培养服务，从注重单一知识和能力的培养，要转变到注重综合知识和能力的培养。
3.集成电路设计与集成系统是国家特设专业，根据高校自身办学特色和市场需求设置的专业，需要针对企业对该类人才的需求，将企业需求融入课程体系，与企业联合制定培养方案，建立核心课程体系，实时调整专业课程教学内容。
4.集成电路设计与集成系统专业具有较强的工程性和实践性，不仅要具有较强理论知识基础，而且要具有较好的工程实践能力以及一定的创新能力，需要建立一种基于项目驱动的多层次的实践教学体系，保障四年工程实践训练不断线，逐步提升学生的工程实践能力和创新能力。
三、集成电路设计与集成系统专业课程体系的构建
根据集成电路设计与集成系统专业人才培养特点，按照通信、计算机和集成电路融合发展的科学规律，结合我校学科专业优势特色，确立了本专业人才培养的课程体系。
（一）人才培养目标
2006年全国科技大会上提出，到2020年，我国将建成创新型国家，使科技发展成为经济社会发展的有力支撑。具有较强的自主创新能力是创新型国家的主要特征之一，只有培养具创新精神和创新能力的人才，才能提升自主创新能力。集成电路产业是关系国民经济和社会发展全局的基础性、先导性和战略性产业，是最能体现科技进步对创新型国家贡献率的行业。
因此，本专业旨在培养德、智、体、美全面发展，适应社会主义现代化建设和信息领域发展需要，掌握宽广的人文知识、坚实的自然科学知识以及扎实的专业知识，具备工程实践能力和创新能力，具有自主学习集成电路与集成系统领域前沿理论和技术的能力，能在集成电路与集成系统领域从事研究、设计、实现、应用的高素质创新型人才，为全面实现创新型国家提供强有力的支撑。
（二）人才培养规格
集成电路设计与集成系统专业是一个涵盖通信、计算机、集成电路等多领域的交叉学科，如图1所示。其中，图1中①就是通信算法（应用）的直接IC（实现）化的ASIC、FPGA电路或者可重构电路;②就是算法（应用）的指令集合（体系结构）化的目标程序;③就是指令集合（体系结构）的IC（实现）化的处理器;④就是集成电路技术发展推动的先进处理器。
根据多学科融合发展和人才培养目标定位，确定了本专业知识、能力、素质的人才培养规格如下。
1.知识结构要求。（1）具有坚实的自然科学理论基础知识、电路与系统的学科专业知识、必要的人文社会科学知识和良好的外语基础。（2）具有通信系统、计算机系统结构、信号处理等相关学科领域的基础知识。（3）掌握集成电路与集成系统领域的基础知识和工程理论。（4）掌握集成电路与集成系统电子设计自动化（EDA）技术。
2.能力结构要求。（1）具有使用电子设计自动化（EDA）工具进行集成电路与集成系统设计的能力。（2）具有较强的科学研究、工程实践及综合运用所学知识解决实际问题的能力。（3）具有了解本专业领域的理论前沿、发展动态和独立获取知识的能力。（4）具有自主学习能力、创新能力、协同工作与组织能力。
3.素质结构要求。（1）具有良好的思想道德修养、职业素养、身心素质。（2）具有奉献精神、人际交往意识和团结协作精神。（3）具有一定的文学艺术修养、科学的工程实践方法。（4）具有一定的国际化视野、求实创新意识。
（三）课程体系
集成电路系统设计涵盖“系统设计、逻辑设计、电路设计、版图设计”四个设计层次，课程体系应覆盖四个设计层次需要的所有知识点，各知识点之间要具有连贯性、系统性和完备性。集成电路设计与集成系统专业具有很强的工程性和实践性，通过计算机应用能力、电子技术应用能力、嵌入式系统设计能力、集成电路设计能力以及工程创新能力的培养，强化学生的工程实践能力和创新能力。集成电路设计与集成系统专业是一个多学科的交叉新兴专业，课程体系中应该包含通信、计算机和集成电路的相关知识点，各知识点之间要具有交叉融合性。集成电路系统设计是一个高速发展的学科领域，知识和技术更新速度非常快，课程体系应该体现先进性，使得学生能够接近先进的技术前沿，同时课程体系中也应该包含一些面向企业的工程设计与实践的实用性课程，进一步提高学生的就业竞争力和工程创新能力。
因此，根据人才培养规格和特点以及课程体系的连贯性、系统性、完备性、融合性、先进性和实用性，结合我校自身优势特色，构建了如下页图2所示的知识、能力、素质协调统一的理论与实践并重融合的课程体系。课程体系以能力培养为导向，集中实践环节为支撑，核心课程为基础，一组集中实践环节和核心课程培养一种能力。同时，设置综合素质教育模块和课外科技创新活动模块，提升学生的工程素质和创新能力。
课程体系主要突出计算机应用能力、电子技术应用能力、嵌入式系统设计能力、集成电路设计能力以及工程创新能力的培养，进行分学年重点培养。第一学年主要培养学生的计算机应用能力，第二学年主要培养学生的电子技术应用能力，第三学年主要培养学生的嵌入式系统设计能力和集成电路设计能力，第四学年主要培养学生的工程创新能力，通过设置“数字集成电路”、“混合信号集成电路”、“嵌入式系统”三个方向课程模块，实现人才的个性化培养。
通过嵌入式系统设计能力、集成电路设计能力和工程创新能力培养过程中的集中实践环节和核心课程设置，将集成电路设计与通信/计算机相结合，体现课程体系的交叉融合性。将集成电路系统设计层次中的“系统设计”贯穿于工程创新能力、嵌入式系统设计能力培养，“逻辑设计”体现在电子技术应用能力培养中，通过“电路设计”与“版图设计”实现集成电路设计能力的培养，实现了课程体系的系统性和完备性，通过教学内容的组织实现知识的连贯性。
课程体系设置了一系列集中实践环节和独立设课实验（集成电路EDA技术实验、微处理器设计实践）以及课内实验，在教学内容的组织上将软件无线电（SDR）系统（包括算法、体系结构、集成电路）设计与实现的科研成果融入教学过程，实现四年工程实践训练不断线，体现课程体系的工程性和实践性。同时通过下一代无线通信系统的核心器件――SDR系统处理芯片设计为牵引，设置通信集成电路系统工程设计与实践相关课程，采用世界主流EDA厂家先进EDA工具完成集成电路EDA技术实验以及集成电路系统设计，实现课程体系的先进性和实用性。
（四）教学内容组织思路
以“高级语言程序汇编语言程序机器指令序列计算机组成（CPU、存储器、输入输出、数据通路与控制单元）计算机部件设计计算机部件（FPGA和专用集成电路）实现整机（FPGA或专用集成电路）实现面向通信、信号处理领域系统（嵌入式系统、数字集成电路、模拟集成电路）设计与应用”为主线组织教学内容，体现知识的连贯性，培养学生的计算机应用能力、电子技术应用能力、嵌入式系统设计能力、集成电路设计能力。通过通信集成电路系统工程设计与实践（包括数字集成电路工程设计与实践、嵌入式SoC工程设计与实践、模拟集成电路工程设计与实践等），将软件无线电（SDR）系统的设计与实现的科研项目成果融入课堂教学，贯彻我校“教研统一”办学理念，突显我校信息通信行业优势特色，培养学生的工程创新能力。
四、结论
课程体系设置是专业建设中的关键核心问题，对人才的培养质量起决定性的作用。本文充分考虑了集成电路设计与集成系统专业多学科交叉融合、工程实践性强等特点，结合我校本专业在通信专用集成电路设计、专用处理系统设计方面的优势特色，形成了通信、计算机与集成电路设计相结合、理论教学与项目实践相结合的课程体系。以能力培养为导向，以集成电路设计和嵌入式系统设计融合为主线组织教学内容，培养学生的集成电路设计与嵌入式系统设计（计算机应用、电子技术应用、微系统设计）能力，通过面向通信领域的集成电路与嵌入式系统工程设计与实践，提高学生的工程创新能力。
参考文献：
[1]国务院2011年4号文件.关于印发进一步鼓励软件产业和集成电路产业发展若干政策[J].软件产业与工程，2011，（2）.
文献［3］中提出了一种基于数据流优化方法的全搜索运动估计电路，将绝对差值和（SAD）的计算拆分成残差值计算与SAD累加两部分，并通过对传统运动估计运算数据流的优化，使设计能够在相同的面积开销下对比文献［4］中减少近70％的带宽消耗．电路的主要结构包含了片上缓存，PE阵列以及数据流控制器，如图1所示．图1HEVC运动估计电路结构电路各模块按所占面积在表1中列出，可以发现，电路中的存储模块（SRAM）总共占用了40．9％的面积．这样的设计特征导致的直接结果会有非常多的长互连线存在于存储模块和逻辑模块之间．
2、三维运动估计电路的划分方法
图2中的连线表示所有SRAM与标准单元之间的信号线，由于SRAM集中在芯核（corearea）区域的右上角与右下角，而标准单元集中在芯核区域的左侧及中部，所以需要大量长互连线连接这三块区域．这些信号线具有较大的电容与电阻，导致读写SRAM的时序变差，且功耗也较大．本文将SRAM堆叠到标准单元区域的下方，使得原先相距较远的标准单元与SRAM输入／输出端口利用三维空间的优势缩短直线距离，避免了上述问题的发生．进一步分析表1可得，PE阵列模块占了芯核53．3％的区域．PE阵列共包含32×32个PE，以及一些加法器．每个PE的结构如图3所示，其由一个Router单元和一个Absolute单元组成，Router单元负责与邻近的四个PE交换数据，而Absolute单元用来计算2个8bit数据差值的绝对值．这两个单元分别占PE一半左右面积．每个PE都只与上下左右4个PE进行数据交换，所以这些局部互连的长度很大程度上决定了整个PE阵列的互连总长度．假设这些局部互连从PE的中心出发，如果能将单个PE的面积减少一半，则理论上局部互连的总线长能减少到原先的70．7％。根据上述分析，本文将HEVC运动估计电路分成4层（tier）．其中tier1和tier2包含了所有SRAM和数据流控制器，tier3包含了PE阵列中的1024个Router单元，tier4包含了PE阵列中的1024个Absolute单元和加法树．Tier1为最低层，Tier4为最高层，各层均朝上．这样，整个运动估计电路被均匀地划分到各层中，如表2所示．
3、三维运动估计电路设计流程
本文使用SMIC65nm工艺提供的标准单元和SRAM，配合定制的硅通孔单元进行设计．根据全球半导体技术发展路线图［5］，硅通孔的尺寸定为1μm×1μm．本文使用的工具是DesignCompiler，En－counter和PrimeTime．以下将具体介绍各个设计步骤，着重介绍与二维集成电路设计不同的地方，图4展示了整个设计流程．
3．1设计划分
设计划分的目的是将整个二维电路设计分割到三维多层设计中，以减小占用面积．划分时需要根据设计电路进行具体分析，注意均匀分配各层的面积，并且避免使用过多的硅通孔，因为硅通孔会额外占用标准单元的布局资源，且增加生产成本．本文针对HEVC运动估计电路，根据第2节中的分析，将设计分为四层．
3．2综合与布局
在三维电路设计中，综合与布局的方法和二维电路设计相似．不同之处在于，综合与布局，包括之后的后端步骤，都需要对每一层独立进行，就如同设计了四块芯片．在综合结束时，需要使用时序预算（TimingBudget）功能得到四个时序约束文件，以及四个网表文件．
3．3创建硅通孔
布局后需要创建硅通孔，将信号传输到下层．本文确定硅通孔位置的方法是，首先使用工具进行标准单元和SRAM的布局，然后使用脚本找到需要与下层通信的单元管脚位置，在其边上创建一个硅通孔并将管脚信号分配到这个硅通孔上，这样可以获得最小线长．所有硅通孔都创建并分配好信号之后，需要将这些信息导出，以便下层tier在相应位置的顶层金属上创建frontbump与上层硅通孔相连．只有最上面的三层需要创建硅通孔．
3．4时钟树综合
三维集成电路的时钟树综合采用二维电路中层次化设计的方法，即先在每一个tier的时钟信号端口的附近创建一个缓冲器，并利用这个缓冲器作为时钟树的根，为本层tier生成一棵时钟树．最后在底层tier设计完整时钟树时，将上面各层tier当作数个宏模块，并在配置文件中描述各宏模块的时钟树特性，包括端口名、最大／最小上升延迟、最大／最小下降延迟和额外电容．其中额外电容用来描述硅通孔引入的电容．
3．4时序验证
为了验证三维集成电路的时序，首先需要得到各层tier的SPEF文件，其中包含了网表的电容、电阻等数据．在PrimeTime中导入各层SPEF文件，并设置合适的硅通孔电容电阻参数，即可进行多层tier联合时序验证．
3．5版图设计结果
图5展示了三维HEVC运动估计电路的版图设计结果，从上至下依次为tier4至tier1．每一层中的左图展示了标准单元和SRAM的位置，而右图展示了硅通孔的位置．其中上方两层全部由标准单元组成，下方两层主要由SRAM组成.5结果分析与比较本文为了定量分析三维集成电路带来的各项优势，分别对二维运动估计电路和三维运动估计电路进行了完整的设计．由于集成电路的设计是各项指标之间的平衡（trade－off），在不同的约束下，会得到不同结果，本文在假设二维电路的面积与三维电路四层tier的总面积相等，且时钟约束都为250MHz的情况下，对比其线长、功耗等性能指标．对比结果如表3所示，结果证明，三维HEVC运动估计电路比二维电路减小了75％占用面积，14．4％总线长，17．1％平均线长和12．3％功耗．
4、结束语
购物车(0)