时间：2022-06-12 06:29:28
导语：在集成电路设计论文的撰写旅程中，学习并吸收他人佳作的精髓是一条宝贵的路径，好期刊汇集了九篇优秀范文，愿这些内容能够启发您的创作灵感，引领您探索更多的创作可能。
1.1施工现场条件的变化要求进行联合设计
根据《公路工程基本建设项目设计文件编制办法》要求，公路工程基本建设项目一般采用两阶段设计，即初步设计和施工图设计，对于技术复杂、基础资料缺乏和不足的建设项目或建设项目中的特大桥、长隧道、大型地质灾害治理等，必要时采用三阶段设计，即初步设计、技术设计、施工图设计。机电工程属于高速公路的三期工程，在主体工程、路面工程之后进行招标，但在一期隧道工程施工时，就涉及隧道机电安装工程的预留预埋施工和桥梁护栏外侧的管箱托架施工，在二期路面工程施工时，又涉及通信管道、道路横穿钢管、收费岛施工，三期施工时，又和房建工程、绿化工程等交叉施工作业。因此，与机电工程相关的工作贯穿了整个高速公路项目实施的全过程。由于机电工程与主体工程设计存在差异，而交通主管部门对机电工程的设计阶段和设计时机没有明确，一般情况下，在主体工程施工时，机电工程设计已经开始招标并设计完成，而土建施工尤其是山区高速公路，主体变更较多以及相关位置的不确定、不明确导致机电工程设计只能是示意图而不是详细的施工图。例如隧道洞外的箱式变电站及永久性变电站选址变化带来的电缆用量的不确定，隧道消防高低位水池的选址带来的洞外消防管道及路由的变化，通信管道路由的变化。一方面，机电工程设计需要提前，以便主体施工时正确浇筑预留预埋;另一方面，机电工程设计需要滞后，待相关环境、地址条件明确后确定最终方案。在这两者矛盾之间，根据施工和管理情况来看，最好还是加上机电施工单位进场后的联合设计，针对具体的情况变化作出最终的施工图设计，进一步明确工程量，减少工程实施期间的变更工作量。联合设计需明确的界面问题有:机电工程施工图设计中就机电工程与相关工程界面已做划分，在联合设计阶段需要进一步划分机电工程内部界面。更加细致、明确的划分机电工程内部通信、收费、监控、供配电照明、通风和消防各系统之间的界面，将界面模糊处细化，落实责任，便于施工管理。在房建工程(机房、监控中心的要求)、交安工程(道路监控外场设备与交通标志的遮挡、移位)、绿化工程(外场设备电缆敷设与绿化植草、植树)的交叉界面处，应从界面划分会议纪要，双方共同持有，相互检查，共同遵守。
1.2设备具体化后需要联合设计
机电安装工程涉及大量的设备，建设方在招标文件中不能对每一个设备进行明确品牌、型号、规格，只能对关键设备采取推荐小名单的形式。而中标单位的投标文件中对每一个设备已明确了品牌、型号、规格，是对施工图设计示意图的明确，但是相应的接线图不能反映出来，不能指导施工安装。因此就需要在联合设计中，细化到具体接线端子的接线图、背板图、配置图等。通过联合设计从根本上达到能够照图施工的指导意义，进一步明确相关系统设备连接，为加快施工、加强施工管理、运维管理提供详细的第一手资料，也为后期的交竣工验收需要的竣工图纸打下了基础，所以说，联合设计是必要的设计阶段。
2土建整改的计量支付问题
由于机电工程从国家批复初步设计到开始实施机电工程建设，通常有3年或更长的时间差，3年以后，原设计与现场实际情况会较大出入。在隧道主体工程施工、二期路面工程施工时造成预留预埋施工无法满足或未考虑机电工程的需求，造成机电设备安装需要调整设计，对后期运营造成较大的安全隐患。例如，风机预埋件与洞内车道指示器预埋件距离过近问题;风机预埋件移位、缺失问题;主体施工图在施工过程中，施工方案、运营单位新的功能性需求、各种原因造成的土建变更等都相应的影响后续机电工程的设计与施工，尤其是隧道中机电工程，承包人进场后首先就是熟悉施工现场条件，了解现场预留预埋情况是否符合机电设备安装要求。在土建主体处于收尾的匆忙阶段，大量的施工人员退场，预留预埋工程的不合格，必须由机电承包人来进行整改，以达到设备安装的前提条件。但是由于土建主体浇筑的定型钢模的使用或者一期与三期施工图的变化，往往造成一错都错的情况发生，因此土建整改工程量就比较大。现阶段的机电招标文件中没有土建整改费用报价细目，造成工程实施过程中产生较大的变更费用，针对这种情况，建议在机电工程招标文件中增加土建整改费用报价细目，采取标前现场考察的方式报价，施工过程中监理留存整改工程照片作为计量支付的依据，减少工程实施过程中的变更费用，使之更加贴近工程预算费用。
3提高现场管理的认识，加强管理
高速公路建设主体工程投资大，建设周期长，经常由于主体的收尾匆忙导致机电安装的突击施工，给工程质量留下隐患;时间紧、任务重，导致分系统调试和联网调试时间压缩，在试运行阶段进行大量的完善工作，导致安全、质量隐患频出。机电工程施工与土建、路面、房建、交安、绿化、隧道装修施工的交叉作业，没有强有力的协调、项目主要管理人员的大力支持，就会出现牵强的设计、勉强的施工，给运营维护造成很大的困难。高速公路机电工程在高速公路总造价中所占比例虽然不大，但其地位却十分重要，是投入运营后的最重要的组成部分，是发挥高速公路经济效益、保障行驶安全必不可少的配套设施。因此在建设时必须引起建设项目管理人员的高度重视，在道路开通的压力下，管理好机电工程，为运营公司留出合理的施工时间，提交一个处于良好运行状态的机电系统。
4结语
（南京邮电大学电子科学与工程学院，江苏 南京 210023）
【摘 要】本文从分析集成电路设计实践教学的特点入手，对集成电路设计实验中引入研究型实践教学模式的必要性、作用分析及具体实施方法进行了具体探讨，并提出了研究型实践教学对老师、对学生的要求。
关键词 实践教学；集成电路
基金项目：南京邮电大学教改项目（JG03314JX17）。
作者简介：夏晓娟（1982—），女，南京邮电大学，副教授，从事集成电路设计领域的教学与科研工作。
随着教育改革的不断深入，随着我国电子信息技术飞速发展，迎来了空前的发展机遇。传统集成电路设计和生产流程近年来已经发生了改变，且电子产品发展迅速，集成电路设计是与最前沿科技紧密相连的一个方向，相关的课程也应与前沿科技紧密相连，课程的学习更要注重理论联系实际，培养学生的科学思维能力和分析问题解决问题的能力。因此，集成电路设计实验应在传统的实践教学方法基础上，在“研究型实践教学模式”方面进行探讨和实践。“研究型实践教学模式”是指在实践教学中指导学生将所学理论知识用于行业实际问题分析的一种实践方法，旨在培养学生创造性的运用知识、自主的发现问题、研究问题，并解决问题的能力[1-2]。
1 确立研究型实践教学模式的必要性
集成电路（Integrated Circuit，IC）产业是信息产业的基础和核心，随着我国电子信息技术飞速发展，迎来了空前的发展机遇。传统集成电路设计和生产流程近年来已经发生了改变，大多设计均采用无生产线设计，加工采用代工方式。成电路设计具有一定的特殊性，集成电路设计过程需要集成电路专业人才经过严格的实践训练并且积累一定的工程实践经验。全国集成电路设计相关企业对于人才的需要也越来越严格，越来越需要能力型的、具有创造力的人才，应聘的条件之一就是需要有集成电路设计的相关经验。作为一般理工科院校集成电路专业的发展在一定程度上缺乏对集成电路设计应用型人才培养的认识。因此，我们应该改变传统观念，树立IC设计研究型人才培养观。
集成电路设计实践主要是提供学生一个实践平台，采用先进的集成电路仿真软件，将书本上的知识采用模拟的方法进行加深理解。实践内容既是电路、模拟电子技术、数字电子技术以及课程设计中所学知识的应用，又是与最前沿科技紧密联系的。而传统的教学内容和教学模式，缺乏对学生创造力的培养，也缺乏与前沿科技的联系，因此需要进行教学改革的探讨和实践。
随着教育改革的不断深入，传统的实践教学中“以教师为中心”、“以灌输为主要方式”的教学模式已无法适应时代的要求。先进的教学模式是人才培养的关键措施。研究型教学模式，又称为研讨式教学模式，是指教师以课程内容和学生的知识积累为基础，引导学生创造性地运用知识、自主地发现问题、研究问题和解决问题，以学生为中心，以知识掌握为基础，以能力培养为主线，以提高素质为目的的一种新模式。集成电路设计实践同样需要采用先进的教学方式，提高学生的创新能力，培养研究型IC设计人才。
2 研究型实践教学模式的作用分析
集成电路设计实践引入研究型实践教学模式，可以使相关领域的学生真正实现学有所用，不仅学习了集成电路设计的软件知识，同时可以将课堂的理论知识通过工艺模型、电路设计、仿真方法来复现，从而更深入的理解理论知识，而且可以通过一些电路实例来解释生活中的一些现象，激发学习的兴趣。
集成电路设计是实践性很强的一个方向，要求将工艺、器件、电路、版图四个方面的理论课程融会贯通，而传统的实践教学旨在加强学生对软件的认识，忽略对理论内容的加深与贯通。通过研究型实践教学模式的开展，可以在保证教学大纲不变的前提下，通过选择适用性较强的实践内容，使学生一方面能够将各门理论课的知识加深及贯通，另一方面可以使学生接触到用人单位感兴趣的课题内容，有利于学生加强实践的动力和持续进步。通过研究型实践，对学校而言，可以培养更优秀学生；对学生而言，可以掌握前沿知识、促进就业。
研究型实践成果的实现为学生的晋升、发展提供支持。学生的实践研究成果如能公开发表或获奖，能解决实际工作中的问题，这无形中为学生在工作岗位上的晋升、发展增加筹码。这在最大程度上激发学生的实践兴趣，是其他任何实践模式都不可比拟的。同时，研究型实践教学鼓励学生多看文献、多写总结报告，这也为学生撰写本科毕业论文打下良好的基础。
3 研究型实践教学模式的具体实施
3．1 课程结构优化
指导学生接触各类资料，能够提出问题，进而解决问题以掌握知识、应用知识，完成对知识的一个探求过程；对实验内容进行适当调整和完善，使课程体系更全面更科学，更能贴近行业发展，更能体现学生的主动性。
3.2 采用课堂讨论进行专题研讨的教学方法
在研究型实践教学模式中，师生互动有助于学生对基本概念、基本理论、基本方法的理解和掌握。根据课程需要，结合国内外的研究现状和发展趋势，采用与行业内吻合的实验软件，挑选合适的电路原型做仿真设计，并共同探讨电路的优化方案。
3．3 专业资料查询能力培养
为学生提供研究资料或指导学生进行资料查询、整理，鼓励学生从图书馆、书店、网络等各种途径查阅文献资料，以充实自己的研究基础。提醒学生要对已收集的资料进行批判性的研究，去伪存真，指导学生从这些资料中总结、分析、解释与实践研究课题相关的理论、知识经验以及前人的研究成果。
3．4 指导学生撰写专题论文（报告）
在研究型实践教学过程中，指导学生通过论文、调查报告、工作研究、分析报告、可行性论证报告等形式记录实践研究成果。在撰写论文时，要求学生要了解实践课题研究报告的一般撰写格式；要先拟订论文的写作提纲，组织好论文的结构，做到纲举目张；会用简练、严谨、准确的语言表达自己的思想，不追求文章的长短。指导学生开展专题电路讨论，由学生根据自己感兴趣的课题来查找文献资料，进行研究，完成电路设计和仿真，最后完成专题论文的撰写。
3．5 鼓励学生参与课题研究
为调动学生参与科研创新活动的积极性，激发学生的创新思维，提高学生实践创新能力，鼓励学生参加老师的课题，锻炼学生的动手能力，培养“研究型”的思维模式。
4 研究型实践教学模式对教师和学生的要求
4．1 研究型实践教学模式对教师的要求
研究型实践教学模式的实施对任课教师提出了新的要求：一是要熟练地掌握课程的基础知识和内在结构，还要掌握与课程相关的专业基础知识和实践的基本技能；二是要掌握学科最新信息，不断更新知识，了解课程所涉及学科的最新动态和取得的最新研究成果；三是要熟练运用科学研究的方法和手段。这些都对教师提出了更高的要求。
4.2 研究型实践教学模式对学生的要求
研究型实践教学模式对学生的要求：一是学生要有一定的知识积累，储备了比较完备的基础知识；二是要求学生具有一定的专业知识水平，熟练掌握集成电路的一些理论知识；三是要求学生具备一定的自我控制能力和自学能力；四是要求学生具备一定的科学研究能力。在研究型教学中，学生积极参与显得尤为重要，需要充分调动学生的积极性和主动性。
参考文献
［1］黄雪梅.研究型实践教学有效实现的三个关键环节[J].理工高教研究, 2009,4,28(2):136-137.
关键词：集成电路版图CAD；实践教学；课程实验；课程设计
Research on practice teaching mode of computer aided design of IC layout course
Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei
Nantong University， Nantong， 226019， China
Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.
Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum
目前，高速发展的集成电路产业使IC设计人才炙手可热，而集成电路版图CAD技术是IC设计人才必须具备的重要技能之一。集成电路版图CAD课程是我校电子科学与技术专业和集成电路设计与集成系统专业重要的专业主干课，开设在大三第二学期，并列入我校第一批重点课程建设项目。本课程的实践教学是教学活动的重要组成部分，它是对理论教学的验证、补充和拓展，具有较强的直观性和操作性，旨在培养学生的实践动手能力、组织管理能力、创新能力和服务社会能力。结合几年来的教学实践，笔者从本课程实验、课程设计、课外科技竞赛等实践环节的设计工具、教学内容设计、教学方法和教学手段、师资队伍建设以及考核管理等方面进行总结。探讨本课程实践教学模式可加强学生应用理论知识解决实际问题的能力，提升就业竞争力，对他们成为IC设计人才具有十分重要的意义。
1 版图设计工具
集成电路CAD技术贯穿于集成电路整个产业链（设计、制造、封装和测试），集成电路版图设计环节同样离不开CAD工具支持。目前业内主流版图设计工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京华大九天公司的Aether等。这些版图设计工具的使用流程大同小异，但在自动化程度、验证规模、验证速度等方面有所差异，在售价方面，国外版图设计工具贵得惊人，不过近年来这些公司相继推出大学销售计划，降低了版图设计工具的价格。高校选择哪种版图设计工具进行教学，则视条件而定。我校电子信息学院有2个省级实验教学示范中心和1个省部共建实验室，利用这些经费，我们购买了部分业内一流的EDA工具进行教学和科研。目前，我校版图设计工具有北京华大九天公司的Aether和Springsoft公司的Laker_L3。
2 两种相辅相成的实验教学模式
我校集成电路版图CAD课程共48学时（理论讲授24学时、实验24学时），实验环节是本课程教学的重要部分，在有限的实验教学时间内既要完成教学内容，又要培养学生创新能力，需要对实验教学模式进行改革和创新。本课程实验教学的目的与要求：与理论教学相衔接，熟练使用版图设计工具，学会基本元器件、基本数字门电路、基本模拟单元的版图设计，为本课程后续的课程设计环节做准备。紧紧围绕“一个规则（版图几何设计规则）、两个流程（版图编辑流程和验证流程）、四个问题”这条主线设计实验内容[1，2]。要解决的4个问题分别是：（1）版图设计前需要做哪些准备工作？（2）如何理解一个元器件（晶体管、电阻、电容、电感）的版图含义[3，4]？（3）如何修改版图中的几何设计规则检查错误？（4）如何修改版图和电路图一致性错误？表1为本课程实验内容、对应学时及对应知识点。笔者设计了两种相辅相成的实验教学模式：系统化实验教学模式和实例化实验教学模式。系统化实验教学从有系统的、完整的角度出发设计了实验教学内容，如设计实验3（数字基本门电路版图阅读）时，安排了5学时，采用3种版图阅读方式：读现有版图库中的单元电路版图、显微镜下读版图和读已解剖的芯片版图照片。针对同一内容，采用不同形式，彼此类比，加深印象，既有实物，又有动手操作，增强了直观性和感性认识。又如设计实验5（模拟单元MOS差分对管版图设计）时，安排了5学时，从器件匹配的重要性入手，给出MOS差分对管的电路图，讲解具体器件的形状、方向、连接对匹配的影响，特别是工艺过程引入器件的失配和误差，对MOS差分对管的3种版图分布形式（管子方向不对称形式、垂直对称水平栅极形式、垂直对称垂直栅极形式）进行逐一分析，指出支路电流大小对金属线的宽度要求，对较大尺寸的对管，采用“同心布局”结构。实例化实验教学先提出目标实例，围绕该实例，设计具体步骤，教师先示范，学生再模仿，如设计实验7（集成无源器件版图设计）时，由于集成电阻、电容和电感种类很多，不能面面俱到，要求只对多晶硅电阻、平板多晶硅电容和金属多匝螺旋形电感等常用元件进行版图分析和设计。课堂实验的内容和课时是有限的，为此我们设置了课外实验项目，感兴趣的学生选取一些实验项目自己完成，指导教师定期检查。学院开放了EDA实验中心（2007年该中心被遴选为省级实验教学示范中心建设点，2009年12月通过省级验收），学生对本课程很感兴趣，课外使用EDA实验室进行自主实验相当踊跃。通过上述的实验教学方法，特别是课外实验项目的训练，学生分析问题、解决问题的能力和科研素养得到了提高。
表1 课程实验内容、对应学时及对应知识点
表1（续）
4 基于0.6μmCMOS工艺的数字门电路版图设计 5 理解上华华润0.6 μm硅栅CMOS几何设计规则；学会CMOS反相器、传输门、与非、或非等基本门电路版图设计；DRC检查。
5 基于0.6 μmCMOS工艺的MOS差分对管版图设计 4 MOS差分对管版图设计，包括匹配原则、同心布局等，DRC检查。
6 版图电路图一致性检查 3 掌握LVS流程、LVS错误修改。
7 集成无源器件版图设计 3 多晶硅电阻、平板多晶硅电容和金属多匝螺旋形电感等常用元件版图设计。
3 改革课程设计环节
课程设计是本课程培养学生工程应用能力的综合性实践教学环节，时间2周，集中指导，提前1个月发给学生任务书和指导书，每个班配备2名指导教师，注重过程控制。笔者在教学内容、考核等方面进行了改革和创新：在教学内容设计上，给出了必做题和选做题，在选做题中要求每位学生完成数字电路版图1题和模拟电路版图1题，具体题目由抽签决定，做到1人1题，避免学生抄袭。考核成绩由课程设计成果（占50%）、小论文（占30%）、答辩（占20%）三方面综合给出。以往的课程设计报告改为撰写科技小论文，包括中英文题目、中英文摘要及关键词、引言、电路原理与分析、版图设计过程、分析与讨论、结束语和参考文献，让学生学习如何撰写科技论文。精选优质小论文放在本课程网上学习资料库里，供学生相互传阅和学习。课程设计答辩具体要求参照毕业设计（论文）答辩要求，包括准备PPT讲稿、讲解5分钟、指导教师点评等过程，每位学生至少需要10分钟时间。学生对课程设计答辩反映相当好，锻炼了语言组织和口头表达能力，而且相互间可以直接交流和学习。我们还挑选课程设计成绩优秀的学生参加校内集成电路版图设计大赛。虽然课程设计的改革和实践需要教师付出很多精力和时间，但我们无怨无悔，学生的认可和进步是我们最大的收获。
4 精心指导学生参加课外科技竞赛
目前我校学生参加的集成电路版图设计竞赛有校级版图设计大赛以及行业协会和企业组织的版图设计竞赛等。由校教务处主办，电子信息学院承办的南通大学版图设计大赛是校级三大电子设计竞赛之一，每年8月底举行，邀请集成电路设计公司一线设计人员和半导体协会专业人士担任评委，增加了竞赛的专业性和公正性，目前已经举办了6届，反响不错。从校级版图设计大赛获奖者中挑选一部分学生参加行业协会和企业组织的版图设计竞赛，如苏州半导体协会主办的集成电路版图设计技能竞赛、北京华大九天公司主办的“华大九天杯”集成电路设计大赛，其中“华大九天杯”集成电路设计大赛将挑选优秀获奖学生参加华润上华的免费流片，学生经历从电路设计、版图设计及验证、流片到测试各个环节，提高了综合训练能力。
5 加强师资队伍建设
要提高课程实践环节的教学质量，关键是指导教师要思想素质好，专业理论知识强，科研水平高，因此我们着力建立一支年龄结构、职称合理的实践教学队伍。目前很多年轻教师是从校园走向校园，毕业后直接上岗指导学习实践，缺少工程实践经历和经验。为了提高教师自身的业务水平，加强对年轻教师的培养，近十年来，我院每年暑假举行集成电路CAD技术实践培训班，由经验丰富的教学、科研一线教师主讲；不定期地邀请一流IC设计公司一线设计人员来院开设讲座；同时挑选年轻骨干教师到一流IC设计公司学习和实践，时间至少半年以上；现已聘请IC设计公司一线设计人员6人为兼职教师，指导课程设计和毕业设计。集成电路CAD技术日新月异，课程实践环节师资队伍建设必须与时俱进。
6 结束语
我校电子科学与技术专业、集成电路设计与集成系统专业2012年被评为省重点建设专业，也是江苏省首批培养卓越工程师的专业。集成电路版图设计是这两个专业卓越工程师培养计划的重要内容之一，总结和探讨集成电路版图CAD课程实践教学意义重大，今后我们要继续推进该课程实践环节的建设与改革，不断探索，为我国集成电路设计人才的培养而努力奋斗。
参考文献
[1] 施敏，孙玲，景为平.浅谈“集成电路版图CAD”课程建设[J].中国集成电路，2007（12）：59-62.
[2] 施敏，徐晨.基于九天EDA系统的集成电路版图设计[J].南通工学院学报：自然科学版，2004，3（4）：101-103.
本文以微电子专业人才培养为例，针对我校微电子专业教学资源库的建设，从微电子的需要来说明其重要性，通过与企业联合分析职业岗位的工作内容、工作岗位、工作职业技能来合理开设学校的相关课程，来培养专业性技术人才的学生[1]。
现状与背景分析
国家的需求。微电子技术都是高科技、高风险、高投入、高利润的行业，而且是一个国家、地区科技、经济实力的反映，美国就是以集成电路设计、制造为核心的地区，让美国拥有了世界上一流的计算机和IT核心技术，为此，中国于1998年下发了《鼓励软件产业和集成电路产业发展的若干政策》的18号文件，大力支持、鼓励我国微电子产业发展。
企业的需求。从2005年8月的西永微电子园的建立，北大方正FPC等十大项目的建设，200亿资金的投入。到2015年4月8号，东方重庆8.5代新型半导体显示器件及系统项目，在重庆两江新区水土工业开发区举行产品投产暨客户交付活动。该项目总投资328亿，为重庆近年来最大投资项目。如此浩大的产业发展，必将大量需求各阶层微电子技术人才[2]。
高职学院自身的需求。近几年，高职教育在改革和发展中取得许多可喜的成果。但是专业不对口，学生兴趣缺乏，企业抱怨人才不足，应届毕业生的实践技能不够等相关问题也成为我们教学的薄弱环节。基于职业岗位来分析，才能真正让学生毕业更快的适应工作环境，解决专业不对口问题。
高职学生的需求。高职学生都期望通过学校专业课程学习，找到一份合适的工作。学生也在思考如何将专业知识转化成专业能力，如何消化书本内容。学生期望能学习在以后的工作岗位更实用的课程内容。因此基于职业岗位分析构建微电子专业课程，能更好的教学，让学生明确的学习提升自己的能力，同时帮助学生就业，解决专业不对口等问题。
研究内容、目标、要解决的教学问题
研究内容和目标。通过往届毕业学生的就业情况分析对应的岗位，找出专业不对口，或者就业工作不影响的主要问题。通过修改课程教学模式，提高学生兴趣，激发主观能动性。通过调研会邀请重庆44所，24所，西南集成设计有限公司等从事微电子行业的公司，分析高职学生通过学生什么课程能快速适应岗位，达到合理构建微电子课程来使高职学生具有对应的岗位能力，从而有效地培养微电子人才[3]。
要解决的教学问题。激发学生对课程的兴趣，提升主观能动性；学生不仅掌握对应岗位的理论知识，也要有熟练对应岗位的实际动手能力；调研企业岗位，分析微电子集成电路设计课程的建设；调研全国高职微电子课程开设，合理调整集成电路设计课程。
采取的分析方法
文献研究法：利用网络、报刊等媒介，搜集与课堂教学模式相关的专著、论文等文献资料，掌握课堂教学模式研究，掌握相关理论知识和国内外对课堂教学模式研究现状。
企业调研法：派成员组去江苏，上海，成都等微电子发达区域了解微电子产业发展对应的岗位需求。在我校组织的微电子行业专家职业分析研讨会，邀请重庆24所、44所、西南集成有限公司、鹰谷光电等行业专家从微电子高职学生岗位需要来分析，构建微电子专业课程建设[4]。
实验教学法：用微课进行微电子专业课程的建设，利用我校作为西南地区唯一的仿生产工艺线，以及封装测试线，配套生动形象来表达上课内容。“校企合作，工学结合”，让学生直接企业顶岗实习，验证微电子专业课程建设对应岗位的合理性，优化调整。通过微电子相关的职业技能大赛嵌入式比赛等等提升学生兴趣，对应的课程建设学习。
微电子专业课程建设
本校通过与微电子多个企业联合分析，将微电子专业课程分成集成电路制造、集成电路设计、集成电路封装、集成电路测试、半导体行业设备维护、半导体安全生产管理等相关方向，然后转为为A、B、C三类课程，由最基础的理论知识，如计算机使用，英语阅读，电路分析，工具使用到专业性技能的操作和综合职业技能的培养。
A类课程转换分析表提供的职业需求信息为基础，并依据课程的需要可补充相关理论知识信息，使课程具有理论知识的相对系统性和完整性。如分半导体器件物理，半导体集成电路，工程制图，电子材料，SMT工艺等基础课程。
B类课程的目的是培养基本技能。可以通过集成电路版图设计实训，集成电路生产工艺实训，集成电路封装工艺实训，集成电路测试实训，自动化生产线安装与调试实训等课程培养学生的基本技能。
C类课程的目的是培养综合职业能力，也称为综合职业能力课程。通过学习集成电路制造工艺，半导体工厂设计与管理，集成电路封装工艺，半导体工艺设备，集成电路的可靠性等相关课程来培养学生的综合职业能力，从工艺到测试，电路到自动化的职业系统化培养。
【关键词】A/D转换器；逐次逼近；全差分；阻容混合；自调节比较器
Abstract：A 12 bit CMOS fully differential SAR ADC is presented in this paper.The principle and structure of the circuit are analyzed，and the impact of each part of the circuit on the properties of the ADC was mentioned.The new type of DAC_SUB resistor string and self adjusting comparator structure was put forward.The influence of VCM jitter on the circuit was calculated.Based on TSMC 0.18 μm 1.8V/3.3V CMOS process，the fully differential resistor capacitor hybrid structure was adopted in order to realize the ADC circuit design.The device occupied a layout area of 390um×780um.Test results show that under 1 Ms/s sampling rate，when the frequency of input signal is 31.37kHz，the ENOB is 10.76 bit，and the power consumption is about 2mW.
Key words：A/D converter；successive approximation；fully-differential；resistance capacity hybrid；self_adjusting comparator
1.引言
随着数字电路技术和通信技术的快速发展，用数字电路处理模拟信号的应用日益广泛，A/D和D/A转换器在模拟系统和数字处理系统界面起着桥梁的作用。为满足各种不同的检测及控制任务的需要，A/D转换器的高速与高精度的设计要求越来越高，结构多样、性能各异的A/D转换电路应运而生。A/D转换器的市场前景非常开阔，研制A/D转换器具有十分重要的意义。当前A/D转换器（ADC）的设计主要采用的结构有全并行闪烁型（flash）、折叠内插型、过采样Σ-型、流水线（Pipeline）型、二步式（two-step）及逐次逼近型（SAR）。逐次逼近式A/D转换器的主要优点是原理简单、便于实现、不存在延迟的问题，由于这些优势，它常常与其它功能集成在一起。逐次逼近式模/数转换器（SAR ADC）以中等速度、中等分辨率、低功耗以及低成本被广泛应用于白色家电控制、生物医学仪器以及便携式设备中。
2.CMOS全差分SAR ADC设计
2.1 SAR ADC原理
逐次逼近式ADC又称为二进制搜索ADC，由DAC产生一个模拟信号并与输入信号进行比较，同时比较的结果也反馈给SAR，通过SAR输出的控制信号来调节DAC的输出，使其逐渐逼近模拟输入信号，直到SAR最后一位控制信号确定，则一次转换完成。典型的逐次逼近ADC包括采样保持器、DAC、比较器、数字控制逻辑电路及其他模拟电路。图1为SAR ADC的结构图。
图1 SAR ADC结构图
Fig.1 The structure of SAR ADC
2.2 阻容混合型DAC电路改进
DAC主要有电压定标型、电荷定标型、混合型结构。电阻串DAC组成的电压定标型最大的优势是能保持良好的单调性，但随着位数增加电阻数和开关数都指数增加，所占的芯片面积也大大增加。电荷定标型逐次逼近ADC功耗一般比较小，并且不需要额外的采样保持电路，但是电容的精度和所需的面积都是限制位数的因素，随着位数的增加，最大电容与最小电容的比值也大大增加，它们之间的匹配性能就不容易控制在需要的范围以内，而且面积也大大增加了。解决这一问题的办法是采用混合式结构进行扩展。图2为全差分阻容混合式结构DAC示意图。
图2 全差分阻容混合式结构DAC的示意图
Fig.2 The hybrid structure diagram of DAC with resistance and capacitance
如图2所示，本设计DAC高八位采用电容，低四位采用电阻。低四位用电阻实现良好的单调性，高八位用电容达到高位的精度要求。传统3位电阻串DAC电路如图3所示。
图3 传统（1）和改进（2）全差分电阻串DAC电路图
Fig.3 The traditional and improved differential resistance string DAC circuit
图3中的vout1和vout2分别接到两个电容阵列的终端耦合电容上，采用图3（1）所示传统电阻串结构ADC的第一个转换点在1LSB处，量化噪声（rms）比较大，该电路的量化噪声为：
（1）
对图3（1）传统电阻串结构进行改进，将每个电阻串中的电阻R分成两个1/2R电阻，然后将这两个电阻分别放在电阻串的两端，图3（2）以3位DAC为例阐述其原理。本设计通过改进传统全差分电阻串DAC，ADC的第一个转换点在1/2LSB处，可以减小量化噪声。
为说明改进电路如何减小量化噪声，在此先介绍该DAC的工作过程。放电阶段电容阵列的上下极板均接VCM；采样阶段一个电容阵列下极板接VIN，另一个电容阵列下极板接VINB，两个电容阵列的上极板电压为（VIN+VINB）/2，上下极板压差为（VIN-VINB）/2；保持阶段电容的下极板接到VCM，耦合电容则分别接在VOUT1和VOUT2上，由于b0 b1 b2均为低电平，此时改进电阻串的VOUT1和VOUT2电压分别为31（VREFP-VREFN）/64和33（VREFP-VREFN）/64处，根据电荷守恒定律，对VIN处的电容阵列有：
（2）
解得：
（3）
同理对VINB端的电容阵列有：
（4）
在比较过程中两个电容阵列的上极板电压分别为：
（5）
（6）
计算可得两输入端的电压差为：
（7）
于是可知ADC的第一个转换点在1/2LSB处，其量化噪声为：
（8）
通过改进传统电阻串DAC结构，可使SAR ADC的量化噪声减小到原来的1/4。
2.3 时间自调节比较器
本设计采用时间自调节比较器结构，该比较器在比较过程中有一位比较结果产生后，将使得另一信号LATCH拉高，并且通过LATCH信号控制电荷的重新分配，这样可以使得比较和电荷重新分配两个过程最有效的利用整个时钟周期，使得电荷重新分配既灵活又充分。
图4 时间自调节比较器示意图
Fig.4 The cycle action sketch of self_adjusting comparator
如图4所示，在CLK上升沿时刻LATCH信号拉低，比较器中VIN+与VIN-开始进行比较，产生的比较结果VOUT-与VOUT+可导致LATCH信号重新拉高，于是此次比较过程结束。而比较器的结果和控制信号LATCH又可使得SAR结构确定当前位并将下一位置为零，于是开始进入新的电荷重新分配周期。这种比较器结构没有采用CLK作为电荷重新分配的控制信号，而是通过一个中间产生的信号LATCH来控制，使得电荷重新分配的时间从半个时钟周期增加到半个多时钟周期，这样电荷分配较为充分，有利于提高ADC的采样速率。
2.4 推算VCM抖动对电路的影响
VCM为（VREFP+VREFN）/2，用DAC电阻串分压得到，为了准确得出VCM抖动对电路的影响，用图5的n时刻电容阵列示意图进行推导。假设接VREFP端的电容阵列中，有a倍单位电容值的电容接VREFP，那么还有255-a倍单位电容值的电容接n时刻（第n位转换完成，为方便说明，设n
图5 n时刻电容阵列示意图
Fig.5 The capacitor array at n time
下面根据电荷分配的基本原理，推导n+1时刻电容阵列的转换过程，电荷重新分配如公式（9）所示：
（9）
如果VCM（n+1）=VCM（n），则有：
（10）
如果VCM（n+1）=VCM（n）+ΔVCM，则有：
（11）
同理有：
（12）
如果VCM（n+1）=VCM（n），则有：
（13）
如果VCM（n+1）=VCM（n）+ΔVCM，则有：
（14）
比较式（11）与（14）可知由于VCM抖动产生的ΔVCM导致V（n+1）+和V（n+1）―的变化量相等，都为：
（15）
由以上的推导结果可知VCM的抖动并不会改变V（n+1）+和V（n+1）―的大小关系，即不会导致电路产生错误的输出结果。
3.版图绘制
本文的版图布局是按照TSMC工艺规划设计的。由于对电容的容差要求非常严格，在版图设计中，充分考虑了电容之间的匹配问题。本设计高八位有八个电容，外加一个耦合电容，分别给他们进行编号，以0代表耦合电容，以1～8代表自低权位至高权位的8个电容，电容阵列的版图布局如图6所示。
图6 电容版图规划示意图
Fig.6 Layout structure of capacitances
该电容版图规划示意图中的空白部分则是虚拟电容，目的是尽量使电容周边环境相同，形成相同的刻蚀环境。本设计版图虽然浪费了一些面积，但是保证了最大的匹配精度。
另外，比较器和latch电路都是采用双端输入双端输出的结构，该结构中两支路对称的管子需要尽量做到匹配，本设计采用的是中心对称的多叉指结构。比较器和DAC部分版图用guarding包围，以防止外界干扰。SAR ADC整体电路版图如图7所示，该版图面积约为880um×1300um，核心版图尺寸为390um×780um。
图7 电路版图
Fig.7 Layout of the circuit
4.仿真及流片测试结果
本设计在TSMC 0.18μm标准CMOS工艺下实现，并用spectre进行仿真，得到电路的主要参数。
图8 比较器的蒙特卡洛分析
Fig.8 The Monte Carlo analysis of comparator
如图8所示，对比较器进行蒙特卡洛分析，输出失调电压90%在6mv以下，除以增益得到的等效输入失调电压小于0.4mv，即小于1/2LSB，能够满足电路要求。流片后制作如图9所示板级电路进行测试，得到SAR ADC的测试结果，输入信号频率为31.37k与117.17k的功率谱密度（PSD）图分别如图10（1）与（2）所示。
图9 测试电路板
Fig.9 The test circuit board
图10 功率谱密度图
Fig.10 The power spectral density
测试结果总结如表1所示：
表1是本设计SAR ADC的基本（下转第64页）（上接第21页）性能总结，电路工作的温度范围是-40℃到125℃，仿真及测试条件为VDD=3.3V，VSS=0V，VREFP=3.3V，VREFN=0V。
表1 SAR ADC动态性能测试结果
Table1 The dynamic performance of SAR ADC
参数 测试结果
采样频率 1MS/s
信号频率/Hz 31.37k 117.17k
ENOB/bit 10.76 10.43
SNDR/dB 66.56 64.57
SFDR/dB 71.61 68.49
表2 SAR ADC性能对比
Table2 Comparison of performance of SAR ADC
文献 工艺
CMOS fS
（MS/s） ENOB
（bit） P
（mW） FOM
（pJ/step）
[6] 65nm 0.2 9.27 0.44 3.56
[7] 90nm 2.5 9.43 6.62 3.84
[8] 180nm 0.58 9.8 2.23 4.31
本文 180nm 1 10.76 2 1.15
为了与近期的论文结果进行对比，本文将采用优质因数（figure-of-merit―FOM）作为衡量标准。
（16）
其中P代表ADC的功耗，测得有效位数（ENOB）时的采样频率为。
表2列出了与近期文献的结果对比。对比结果显示，本文所设计的ADC拥有更高的性能指标。
5.结论
本设计SAR ADC采用一种新型电阻串结构的子DAC和时间自调节比较器，并推导和分析了VCM抖动对电路的影响。通过成功流片并制作板级样品验证了该电路设计的正确性。此A/D转换器将嵌入MCU，应用于便携式设备中。
参考文献
[1]GINSBURG B P，CHANDRAKASAN A P.500 MS/s 5 bit ADC in 65 nm CMOS with split capacitor array DAC[J].IEEE J Sol Sta Circ，2007，42（4）：739-747.
[2]LIN ZJ，YANG H G，Zhong L G.Modeling of capacitor array mismatch effect in embedded CMOS CR SAR ADC[A].6th Int Conf ASIC[C].Shanghai，Chin 2005，2.9822986.
[3]SCHOLTENS P C S，VERTREGT M.A 6 bit 1.6 Gsample/s flash ADC in 0.18μm CMOS using averaging termination[J].IEEE J Sol Sta Circ，2002，37（12）：1599-1609.
[4]YUAN C，LAM Y Y H.An ultra-low energy capacitive DAC array switching scheme for SAR ADC in biomedical applications[C].Int Conf IC Des & Techno1.Taiwan， China.2011：1-4.
[5]ROBERT H.Analog-to-digital converter survey and analysis[J].IEEE J Selected Areas in Commun，1999，17（5）：539-540.
[6]杨银堂，佟星元，朱樟明，管旭光.一种10位200kS/s65nm CMOS SAR ADC IP核[J].电子与信息学报，2010（12）.
[7]佟星元，陈剑鸣，朱樟明，杨银堂.A high performance 90 nm CMOS SAR ADC with hybrid architecture[J].半导体学报，2010（01）.
[8]周文婷.数字CMOS工艺下10位580kSps逐次逼近型模数转换器设计[D].上海交通大学2007.
作者简介：
黄玲（1988―），女，湖南浏阳人，硕士研究生，研究方向：集成电路设计。
姜岩峰（1972―），男，甘肃人，北方工业大学教授，硕士生导师，主要研究方向：集成电路设计。
漫话"知识经济" 厉佛灯
信息产业与民营机制 段永基
反贫困的战略措施:信息扶贫 杨学农
转轨时期现代信息咨询服务业的形势与对策 黄素兰
信息产业部与IBM联手进军电子商务等23则
海外信息化建设的一些政策措施 任西侊
股市信息资源对投资者判断力的影响
新加坡志在成为亚太信息技术中枢
争做民族信息产业的中坚--访华科高技术公司董事长李曼俊 郭艳英
从小厂到优秀高新技术企业--访北京华能目动化工程公司总经理王志军 魏振刚
21世纪我们怎样上网? 陆群
Internet网及联机系统中信息资源的对比分析 都平平
Internet网及联机系统中信息资源的对比分析 都平平
山东省开发利用信息资源措施及政策初探 胡丽萍
企业集团信息系统的建设 程刚
推动国有企业信息化促进企业技术创新 崔岱远
顽强拼搏开拓进取--记城龙工贸有限责任公司 韩成恩
未来电脑的人机界面 姜德存
发展我国信息处理技术与信息交互技术之我见 李建贤
光盘家族的新星--DVD 郑登理
建设国家创新体系迎接知识经济时代的到来 高新让
海外信息化建设的一些政策措施 任西侊
政府在营造中国“硅谷”中应发挥什么样的作用 吴敬琏
新世纪首钢发展的新思路 罗冰生
知识经济环境下中国企业发展的对策 曾梅，赵群华
高科技产业发展中外市长论坛掠影
地方科技体制改革步伐加快
我国“十五”科技规划正式等12则
IT新闻
网络环境下文献资源的共建共享 潘杏梅
北京亚顿公司依靠科技创新实现环境保护
中国域名注册的现状和域名市场的争夺 郑淑荣
以信息整合为目标优化企业集成管理系统——华星电子信息技术有限公司的业务追求 陈艳华
改进网络结构共享信息阳光——利用直播镜像和内容定位技术解决网络拥塞 黎红
风险投资与我国网站发展 宋恩梅
走近“数字化家园” 王建林
跨国网络公司进入中国IT业的风向标 ——评联想与AOL“联姻” 远望
IT人才：全球争夺的焦点 张矢
我国光电子技术和器件的发展现状及展望 苏小虎，谢世钟
创建东方的“巴拉居达”——记北京东恒宇技术开发中心 许东升
技术创新铸辉煌——记北京万拓仪器有限公司总经理刘明钟 陈伯华
积极开拓走科技创新之路 北京铁路局丰台西电务段
北大青鸟实施技术创新纪实 黄丹平
科技型中小企业技术创新基金项目回放
电子商务在供应链管理中的应用 邓永康，王方华
B in B——电子商务企业的内部管理系统 田波
电子商务活动中的信息安全保障 杨曼
搜索引擎机理剖析 马静
集成电路设计的新拓展 中国华大集成电路设计中心
世界软件产业的发展与中国软件业的定位和创新 刘积仁
数字化图书馆与非结构化数据库 张忠友
我国软件产业发展重点
依靠科学战胜非典--致全国科技工作者倡议书
科技部<关于加强国家科技计划知识产权管理工作的规定>
国家创新体系若干理念辨析 梁战平
我国科技论文作者群统计分析 杨志清
打造中国品牌创建信息强国--2003年(第17届)电子信息百强企业排序揭晓
2003软件园主任暨863计划软件专业孵化器研讨会在京召开等5则
政策法规
产业动态
信息化建设的项目管理 黄萌凌，张利
创新商业模式 完善电信产业链结构 欧阳忠谋
中小咨询公司的发展及其策略 杨景旗
以改革为动力 以创新求发展 李云彪
南通市高新技术成果转化服务体系的构筑和实施 王满香，毛锦堂
数字图书馆的分布式网络服务登记系统 王昉
信息服务:宽带网的生机 胡慧平
数字图书馆建设中的几个问题 赵培云
2002-2003年IT培训市场分析 北京时代计世资讯有限公司
电脑市场演变"三步曲" 白木，子荫
电子商务与客户关系管理 张晓燕
韩国信息化的发展 邵春光
构筑"绿色网络家园"的使者访亚联电信网络有限公司总经理何志明教授 魏振刚
OPSEC:企业公开信息保护的方法 曾忠禄
搜索引擎的类型及其功能分析 万胜林，王祖荣
IPv6:下一代互联网的支柱 陈立娜
软件业应对盗版的策略 林宁宁，王浩
论文摘要：随着深亚微米工艺的发展，影响信号完整性的因素如电迁移，天线效应，电压降落，串扰等逐渐显现出来，由于这些因素影响了芯片的信号完整性，导致电路性能的大幅下降，甚至使电路失效。因此对这些影响信号完整性因素的分析和解决是非常必要的。
由于芯片功耗的不断增加，互连线上的电流密度也越来越大，有可能造成了细线上的电迁移现象。在芯片制造过程中晶体管的栅极聚集的电荷可能会使栅击穿即产生天线效应。互连线间的耦合电容的存在会导致一条线上的信号跳变时引起另一条线的信号稳定性，即发生串扰现象。
在本文中，我们不仅分析和总结了电迁移，天线效应，电压降落，串扰这几个影响信号完整性的因素，还着重对电压降落问题进行了重点分析。随着功耗的增加和电源电压的降低，电压降落变得越来越严重。我们把寄生电阻对电压的影响进行了仿真，器件模型采用TSMC的器件模型库，最后用CADENCE的SPECTRES电路模拟程序对电路进行瞬态分析。同时为了与不考虑寄生电阻的情况作对比我们也对理想的情况做了模拟，然后把二者的结果进行对比，分析电压降落对电路性能的影响。
第1章 绪论
1.1 课题的背景及意义
自从1958年集成电路诞生以来，已经历了小规模集成（SSI）、中规模集成（MSI）、大规模集成（LSI）的发展阶段，目前已进入超大规模集成（VLSI）和特大规模集成（ULSI）阶段，是一个“System on Chip”的时代。以最普遍的个人计算机微处理（如“X86”）为例，第一代16位的8086芯片中，共容纳了约2.8万个晶体管，到了32位以上586计算机微处理器（如“奔腾”），芯片内的晶体管元件数目已经高达500万以上。
根据一般划分，当半导体工艺的最小特征尺寸小于1微米时，称之为亚微米设计技术，当最小特征尺寸小于0.5微米时，称之为深亚微米设计技术(DSM：Deep Sub Micrometer)，而当进一步小于0.25微米时，可称之为超深亚微米设计技术(VDSM：Very Deep Sub Micrometer) 。
现在国外商业化半导体芯片制造技术的主流已经达到0.25微米、0.18微米的线宽，利用该技术可制作256Mb的DRAM和600MHZ的微处理器芯片，每片上集成的晶体管数在108~109量级。预计今后的发展的趋势是0.09微米以下，即集成电路已进入超深亚微米工艺时代[1]。
1.1.1 国内外相关技术的研究及发展现状
1．国外的发展现状
IBM Microelectronics公司的工程师John Cohn表示，衬底耦合、电容耦合和互感都不是大问题，而对信号完整性影响最大的是通过电源线耦合的噪声，这种噪声在130纳米设计中日趋成为一个问题，而且很难分析和处理。Cohn声称：“通过电网的串联RL耦合非常麻烦，在0.25微米工艺下根本没有这一问题，在0.18微米工艺下可能只有一两个个别情况出现问题。但是在当前的0.13微米工艺下，一个设计中几十个或几百个网络受到这方面影响的情况并不少见。” 信号完整性问题应该在下述环节中着重强调，包括电路设计，布局布线和模拟。
在电路设计中，设计者有更多的机会能够控制信号完整性，对于高扇出的模块比如说时钟驱动器设计者可以选择用差分信号。
布局布线的准确性将会更加困难，在IC设计中对于布局布线工具必须包含全部的寄生参数提取，以实现对时钟偏移率和延迟的精确预测，最终的布线器将会和信号完整性工具集成到一起，如果信号完整性低于理想的阈值，将会重新布线。Synopsys 规划了Design Compiler的替代产品——Physical Compiler。Physical Compiler 将逻辑综合与信号完整性分析和布局相结合，以此解决信号完整性问题。Physical Compiler与Chip Architect、Clock Tree Compiler以及 Route Compiler等相结合，可提供一种支持深亚微米产品设计、综合和布局布线的方法。 Magma Design公司认识到，时序收敛是一种能够避免因长导线和位置邻近的导线间的信号方向和信号转换速率而引起的信号完整性问题。该公司采取的办法是，在设计师确定的约束条件下，先固定信号通路的时间设置，再改变布局来适应它。因此，即使拓扑结构变了，信号通路的特性仍保持不变。Cadence公司将它在几年前购买的综合技术与分析工具相结合而产生了PKS（物理智能综合）工具，其流程与Synopsys的产品相似。
电路的模拟也很重要。 Spice是在晶体管一级对电特性进行建模的最常用的工具但是在深亚微米设计师有许多局限性。Celestry 公司已经研制出一种基于晶体管的仿真器UltraSim，它可以在合理的时间内按计算能力提供达到Spice精度的结果，以解决深亚微米的问题。为了有效地对信号完整性问题进行验证，首先应该准确地建立影响完整性问题的模型然后用工具进行寄生参数提取和验证，对于建模，有二维，准三维和三维模型三种。二维模型的特点是适合于大计算量的参数提取，因此适合于全芯片的提取，三维模型最准确但是完全用三维模型将耗费大量的时间，为此只有在对一些关键网络进行提取时才使用三维模型。
在集成电路布线中，铝被广泛使用，其布线工艺较为简单。1997年9月，IBM公司率先推出一种称为CMOS 7S的新技术，该技术在集成电路设计中采用铜代替铝作为外部导电材料，使电路布线的尺寸更加微小，芯片处理逻辑运算的能力更强。1997年，IBM公司了可用于集成电路生产的铜布线工艺。1998年，AMD公司便开始向铜布线工艺转移，这在当时是相当冒险的。如今工艺材料每4到5年就会出现一次变化，首先是铜，后来是低k电介质陆续进入生产工艺。而在铝的时代，这种显著的变化每10到20年才会出现一次。这使工厂的基础设施必须能以较低的成本快速适应新的材料。采用低k电介质技术遇到的困难更多。低k电介质技术的引入相对落后了4到6年。这一技术的延迟引入使铜布线的很多优势没有发挥出来。早期的130nm工艺的逻辑设计有9层铜，与铝布线工艺是一样。其中很大一部分都用来补偿二氧化硅的高电容。
2．国内的发展现状
集成度增加，集成电路芯片上的连线数目急剧上升，国内采用多层金属布线解决金属化中遇到的困难。用两层金属布线可完成特征尺寸为10μm以上的集成电路，0.35μm需要4～5层，总连线长度可达到380m；0.13μm需要6～7层，总长度约为4km，予计到0.07μm需要10层，总长达到10km。采用多层金属互连可以显著缩短器件之间的连线密度，减小RC时间常数和缩小芯片，使速度、集成度和可靠性都得到提高。
用RLC模型来估计互连线间耦合电容及对其结果地一些模拟，基于分析得出地结论，研究一些算法，在一定的串扰约束下调整布线。
国内认为金属互连线的电阻、金属互连线间及金属层间的电容是互连线主要的寄生元件，它直接决定着互连线的RC延迟，关联着信号的串扰。降低互连线的电阻和线间及层间的总电容将减小互连线引起的时间延迟并改善串扰。低介电常数替代传统的二氧化硅，以及互连线和电介质材料的几何结构最优化是降低互连线寄生电容的两个主要措施。用低电阻率金属材料铜替代传统的铝作为互连线材料是降低互连线电阻的主要措施。
1.1.2 立题的目的与意义
学习并掌握深亚微米IC设计信号完整性问题的有关知识，找出影响信号完整性的因素，并研究其影响信号完整性的机理，对其提出一些解决方法，指导深亚微米IC设计，从而减少信号完整性对深亚微米IC设计的影响。
信号完整性定义为信号在电路中能以正确时序和电压作出响应能力。信号完整性问题不仅存在于PCB板上，而且也存在于芯片内部，IC开关速度高、端接元件的布局不正确或高速信号的错误布线会引起SI问题，从而可能使系统输出不正确的数据、电路工作不正常甚至完全不工作。由于深亚微米集成电路设计中一系列复杂而困难的技术问题，能否设计和制造深亚微米集成电路就成为衡量一个国家集成电路整体水平的主要标准。而信号完整性问题就是深亚微米集成电路设计中一系列复杂而困难的技术问题中极其重要的一个，为了更好地进行深亚微米IC设计，必须对信号完整性问题进行深入地研究。
1.2 论文结构
第1章为绪论，主要介绍课题的背景及意义、深亚微米工艺设计的发展状况、相关领域的研究进展和本课题主要研究内容。
第2章是信号完整性的概述，主要分析了影响信号完整性的主要因素，并大致介绍了串扰噪声(cross-talk)，电迁移（Electromigration)，电压下降（IR Drop），天线效应（Antenna Effect）和接地反弹与衬底耦合（Ground bounce & Underlay coupling）的情况，而且还简要介绍了解决这些影响因素的方法。
第3章主要研究了串扰，连线延迟和串扰是影响深亚微米版图设计的两个很重要的因素，两者都是从时序上影响设计。本章分析了串扰的起因，串扰可以由三种耦合机制引起，即电容、电感和辐射。从本质上说，辐射耦合是一种自感EMI扰乱，并可以把它视作在EMI设计框架里面。而且本章还详细介绍了电容串扰和电感串扰及其解决方法。
第4章主要研究了电迁移，在电路规模不断扩大，器件尺寸进一步减小时，互连线中电流密度在上升，铝条中的电迁移现在更为严重，成为VLSI中的一个主要可靠性问题。本章首先介绍了电迁移的原理及其影响因素，然后介绍了它的失效模式，最后分析了电迁移的解决措施。
第5章主要研究了电压降，IR Drop是由电线电阻和电源与地之间的电流所产生的。如果电线的电阻值过高或者单元的电流比预想的要大，一种难以接受的电压下降就会出现。简单的增加电线的线宽，降低电阻，并且由此电压降低，但是同时它也会减少布线的面积，并且在大多数条件下不会被接受。确立设计之后，从事于IR Drop问题，当今所普遍应用的技术并不是对这些问题行之有效的方法。为了使设计中电流下降的位置更加完善，并且可以自动地通过更宽地金属层为IR Drop的最低估计值提供路径，其所需要的是科学的设计和可用来实施的工具。本章进行了模拟仿真实验，证实了本章的论述。
第6章主要研究了天线效应。本章首先介绍了天线效应的机理，然后论述了它的影响因素，最后提出了其解决方法。
第2章 信号完整性的概述 2.1 信号完整性的定义
信号完整性（Signal Integrity）是指信号未受到损伤的一种状态。它表明信号通过信号线传输后仍保持其正确的功能特性，信号在电路中能以正确的时序和电压作出响应。由IC的时序可知，如果信号在稳态时间(为了正确识别和处理数据，IC要求在时钟边沿前后输入数据保持不变的时间段)内发生了较大的跳变，IC就可能误判或丢失部分数据。若信号具有良好的信号完整性，则电路具有正确的时序关系和信号幅度，数据不会出现错误的捕获，这意味着接收端能够得到正确的数据。相反，若出现信号完整性故障，就会引起任意的信号跳变，使信号不能正常响应，导致系统工作异常，性能下降[3]。
2.2 信号完整性的起因及表现
随着IC生产工艺尺寸的不断缩小和die尺寸的不断增大，对设计方法学和EDA工具的要求越来越高，对于IC设计团队来说进行0.18微米以下的设计将面临着越来越严峻的挑战，由于目前缺少能有效解决信号完整性问题的设计方法学和工具，由信号完整性引起的逻辑和时序问题，常使芯片不能实现时序的正确收敛或测试过程中不能正常工作。假如设计工程师没有充分考虑信号的完整性问题，原来工作正常的产品在应用现场就存在发生故障的风险。仿真试验结果证实，IC开关速度过高、端接元件的布局欠妥、电路的互连不合理等都会引起信号完整性问题。信号完整性主要包括串扰、天线效应、电迁移、电压下降等。
(1) 串扰噪声(cross-talk)
串扰是指毗邻两金属线的线间耦合电容引起的噪声现象。互连线耦合电容包括平行线间耦合电容、交叉线间耦合电容、线对地耦合电容等(见图2-1)。当一条金属线中传输的信号发生跳变时，与其相邻的金属线中由于耦合电容（见图2-1）的作用而伴随着电荷的转移，噪声大小取决于信号的转换速率。串扰噪声对芯片的影响有二：
1. 串扰延迟。串扰对时序的影响，会使高速芯片不能以最快速度工作（见图2-2 a）。
图2-1 互连线电容的类型
a)
b)
图2-2 串扰噪声引起的信号延迟(Timing Error)和逻辑错误(Logic Error)
因为“受害”节点的时序是通过门电路的时延、相互连接的延迟以及相邻节点的状态决定，因此由串扰产生的时序问题微妙而复杂。每个周期都存在延迟，而不仅仅是互连引起的延迟，这些延迟的变化会造成时序无法收敛；
2. 串扰假信号会引起某些寄存器的错误逻辑状态（见图2-2 b）。当两个或两个以上的布线路径存在一定距离并呈并行分布时，彼此之间就存在把脉冲从一个节点传到另一个节点的耦合电容。如果一个“攻击”节点信号发生变化，可导致邻近的“受害”节点瞬态呈现一个异常的逻辑值，从而引起逻辑的异常改变，其结果引起逻辑运算的重复错误[2]。
(2) 电迁移（Electromigration)
电迁移现象是由于电源线和信号线上过高的电流密度导致的。
1. 金属电源线中的过高电流密度而引起的“电子风”，使得金属离子迁移，从而形成了导线的空洞而导致某些情况下的断路以及由迁移走的金属堆积在别处而形成的短路现象（见图2-3）。
2. 信号线的电迁移有时又称为导线自热，是由于互连线上信号的高速变化对电容的不断充放电而引起的。当脉冲通过导线时，导线本身的功耗将使导线温度超过氧化层温度。氧化层和导线之间的温度差异会产生机械应力，最终使导线断裂。低K值的电介质热传导性差，机械强度低，因此用其制作的导线自热问题将更为严重。导线自热问题由来已久，但在0.25微米及其以下工艺必须采用智能化程度更高的设计工具来解决导线自热问题，否则芯片将无法工作。
图2-3 电源线电迁移引起的空洞和小丘现象
(3) 电压下降（IR Drop）
电压降是由于电源线自身存在一定的电阻，或者单元的电流比预想的大而产生的电压下降。可导致门和信号的延迟从而引起时序退化和时钟偏移，以及噪声容限的降低。IC只能按规定的时序接收数据，过多的信号延迟可能导致时序违背和功能的混乱，而且延迟会使芯片的工作频率降低，从而影响芯片的性能。时钟偏移还会使系统的功耗加大（见图2-4）。
单纯的增加电源线的宽度会降低电阻从而降低电压降，但是那会减少可用的布线面积，因此在多数情况下并不适用。
图2-4 电源线网孔上的电压降
(4) 天线效应（Antenna Effect）
天线效应发生在芯片生产的过程中，与晶体管相连的金属导线由于其上面几层金属层还没有淀积上，因此处在一种浮在圆片表面的状态，这些浮着的金属线将会作为天线收集后续工艺中的电荷（比如等离子刻蚀）将这些电荷全都储藏在栅极，当电荷达到一定数量时会击穿栅氧化层，就会造成器件的毁坏。在设计中栅面积与金属线面积必须满足一定比例。这一比例表明在天线效应问题发生之前逻辑门的输入能与多少条金属线相连，换句话说，这意味着晶体管的栅极能够容纳多少电荷。通过插入跨线或者插入二极管的方法，可以有效地避免天线效应[2]。
(5) 接地反弹与衬底耦合（Ground bounce &Underlay coupling）
接地反弹简称地弹，指由于电路中较大的电流涌动而在电源与地平面间产生大量噪声的现象。如大量芯片同步切换时，会产生一个较大的瞬态电流从芯片与电源平面流过，芯片封装与电源间的寄生电感、电容和电阻会引发电源噪声，使得零电位平面上产生较大的电压波动（可能高达2v），足以造成其它元器件的错误动作。由于地平面的分割（数字地、模拟地、屏蔽地等），可能引起数字信号走到模拟地区域时，产生地平面回流反弹。
同样电源平面分割，也可能出现同样危害。负载容性的增大、阻性的减小、寄生参数的增大、切换速率增高以及同步切换数目的增加，均可能导致接地反弹增加。
同时，衬底耦合可能使设计面临更大的挑战。在硅片设计中，由于衬底和阱具有有限的电阻率，其上流过电流时会产生一定的压降。而MOSFET管的阈电压（开启）取决于在栅区下面的衬底（或阱）的有效电压，这意味着任何衬底电流不仅能越过MOSFET管的阈电压，而且能越过逻辑门或时钟电路的阈电压，使设计很不可靠。随着水平尺度与垂直尺度的下降，衬底和阱层的电阻增大，情况就变得更坏。
2.2 信号完整性的解决方法
对芯片设计，通常采用两种方法解决信号完整性问题。其RF解决方案集中于传输线，常在封装边界上使用阻抗匹配办法，而数字（即宽带）解决方案则强调选择封装，控制同步切换数量和切换速度，在封装外部电源引脚与地之间使用旁路电容，在IC内部的电容则通过金属层的重叠来实现，即为高速瞬态电流提供一个局部低阻抗通路，防止接地反弹。
然而，当面临深亚微米设计中的信号完整性问题时，通常的解决方案不再适用。例如，限制边沿速率（Slew rate）虽然能够明显地改善接地反弹和串扰，但它同时限制了时钟速率。研究新的解决方法必须能够适宜深亚微米的IC设计。如增加衬底电阻问题可采用绝缘体上硅技术（SOI）来解决，这是在微米IC设计中被广泛采用的技术。现在，解决信号完整性问题的方法主要是电路设计、合理布局和建模仿真[3]。
2.2.1 电路设计
在电路设计过程中，通过设计控制同步切换输出数量，同时控制各单元的最大边沿速率（dI/dt 和dV/dt），得到最低且可接受的边沿速率，这可以有效地控制信号的完整性。也可为高输出功能块（如时钟驱动器）选择使用差分信号。比如，通常时钟使用ECL信号或全摆幅的差分信号。对于应用工程师，通常是在传输线上端接无源元件（电阻、电容和铁氧体），来实现传输线与负载间的阻抗匹配。端接策略的选择应该是对增加元件数目、开关速度和功耗的折中。端接串联电阻R或RC电路，应该尽量靠近激励端或接收端，并获得阻抗匹配，同时，电阻R（如10Ω）可以消耗掉逻辑电路的无用直流功率，电容（如39PF）可以在满足开关速度的条件下削弱阻尼振荡强度，但同时须仔细选择该电容，防止其引脚电感引起的振荡（ringing）。
2.2.2 合理布线
合理布线很重要，设计者应该不违背一般的原则的情况下，利用现有的设计经验，综合多种可能的方案，优化布线，消除潜在的问题。虽然有一些设计规则驱动的布线器有助于设计者优化设计，但还没有一种完全由用户定制设计规则和完全支持信号完整性分析的布线器。布线工具应该与全部寄生参数抽取相结合，以得到对于时滞率和时延的准确预测[3]。
2.2.3 建模仿真
合理地进行电路建模仿真是最常见的解决办法。在现代高速电路设计中，仿真分析显示其优越性。它给设计者准确、直观的设计结果，便于提早发现隐患，及时修改，缩短设计时间，降低设计成本。设计者应对相关因素作合理估计，建立合理的模型。对于IC设计，电路的仿真必须在封装的环境下进行，仿真结果才能更接近铸模后返回的硅片测试结果。由于信号完整性问题经常作为间歇性错误出现，因此重视同步切换控制、仿真和封装，保证设计符合信号完整性要求，在硅片制造前解决问题。对于IC应用，可利用仿真来选择合理的端接元件和优化元器件的布局，更容易识别潜在问题，并及时采取正确的端接策略和布局约束机制来解决相关的信号完整性问题。随着时钟频率的增加和IC尺寸的持续下降，保持信号完整性对设计者来说越来越富有挑战性，这使得建模仿真成为设计中不可或缺的环节[3]。
2.3 本章小结
本章是信号完整性的概述，主要分析了影响信号完整性的主要因素，并介绍了串扰噪声(Cross-talk)，电迁移（Electromigration)，电压下降（IR Drop）， 天线效应（Antenna Effect）和接地反弹与衬底耦合（Ground bounce & Underlay coupling）的概念和原理，并且简要介绍了解决信号完整性问题的方法。本章给出一个对信号完整性的初步认识，了解到深亚微米中信号完整性问题的重要性，并大致说明了解决问题的着手点。
转贴于
第3章 串扰
3.1 串扰的定义
串扰是相邻线之间的耦合（cross-couping）电容影响了其中一个线的信号完整性的结果。在逻辑门驱动互连线时，一根互连线一般与几根相邻线耦合，它们有垂直方向的和水平方向的。研究时只关注同层中相邻线对门和线延迟的影响，称这根互连线为“受害线”，对它造成影响的线叫“侵害线”。现在新的工艺有更多的金属层，则耦合电容与地电容之间的比值就加大，其影响就越严重了；同时在0.25um、0.18um工艺下，器件阈值越小，其噪声冗余就越小，以往被忽视的串扰现在不得不考虑。
串扰的危害很大，由于两条线之间的耦合电容的影响，侵害线上的变换引起受害线不想要的变换，从而引起电路逻辑失灵，使接受器出现重复的逻辑变换，从而使受害线上信号完整性受到破坏[1]。
3.2 串扰的分类
(1) 电容串扰
导线之间都存在电容，当它们离的足够近时，电容就会变大，大到可以将巨大的能量从一条导线(侵略线或工作线)耦合到另一条线(受害线或被动线)。电容允许移位电流穿过间隙并注入受害线，因为无论是上行还是下行电阻都是一样的，电流平均分开将波动沿各自的方向输送。图3-1中描述的就是耦合现象，电容沿两条传输线分布。共有电容每单位的长度是Cm。通常的问题是需要有表示两条线的耦合微分方程的联立解。近似值可以用来显示基本特性，也可以导出适用于弱耦合的有用程式。
图3-1中的分流中显示了一小段耦合传输线当电压波动经过侵略线时，它会通过位移电流注入受害线，之后电流沿着各自的方向平均分开， 侵略波动会引起脉冲，脉冲有与边缘速率相等的宽度，并且在受害线上沿相反方向蔓延。在侵略线上由低至高的过渡会在受害线上引起正脉冲，而从高到低的过渡会引起负脉冲。
一旦串扰信号被发送到受害线上，它也会反过来影响侵略线，发生串扰，并会扰乱侵略线的波形，并且使串扰的计算结果复杂化。当次要的串扰可以忽略不计时，就可以称为弱耦合;相反，称为强耦合，简单的串扰方程依赖于弱耦合。
图3-1由于耦合电容产生串扰的简图
侵略线与向前的受害线波动一同并各自向负载和远处运动。因此，每增加线时，侵略线边缘都会增加受害脉冲，受害脉冲会在波形不断移动中不断增大。终端噪声(FEN)是一个宽度接近于侵略线上边缘速率的单一脉冲。
侵略线和相反的受害线波形沿反方向移动，因此侵略线能注入电流的交叠部分只有一半的增长时间。这段时间之后，脉冲会不变地向终端移动。然而，这些脉冲会连续地产生，因此当终端产生地最后一个脉冲蔓延回近终端时，近终端至少需要2*TOF接收它们。
总之，电容串扰会在终端产生短暂的脉冲，在近终端出现一个长信号，终端信号会随着长线增长幅度，而近终端噪声会随着长线增大宽度。串扰噪声在由低到高过渡时是正的，而由高到低时是负的。该结果在图3-2中得以总结[4]。
(2) 电感串扰
由两条信号线组成的闭合环路是由相互联系的电感线圈耦合而产生的，根据V=m*di/dt，侵略线上的电流变化会引起受害线上的串扰电压。与电流注入受害线的电容串扰相比，电流的网点的变化是零，侵略线只能驱使电流沿着受害线流动。结果，正反向的电流有着相反的极性。耦合的概述(图3-3)电感线图，m是沿着电线的长度分布的。与电容串扰的情况相同，通常的问题是需要有表示两条线的耦合微分方程的联立解。近似值可以用来显示基本特性，也可以导出适用于弱耦合的适用方程。
图3-2 弱电容耦合噪声波形的总结
图3-3 电感耦合产生串扰的简图
图3-3中的分流显示了一小段耦合传输线。当电流波形经过侵略线时，它会通过共有电感线圈对受害线产生串联电压。侵略波形会引起脉冲，脉冲有着与边缘速率相等的宽度，并且在受害线上沿相反方向蔓延。在侵略线上由低至高的过渡会在受害线上引起阳性反向脉冲，而从高到低的过渡会产生阴性正向脉冲。
因此，电感串扰是跟随电容串扰而产生的。正向噪声与侵略共同移动并且逐渐地、连续地增加幅度。反向噪声自它之后只增加边缘速率一般的噪声，并且侵略线波形向相反方向移动。
总之，电感串扰与电容串扰很相似：在终端都会产生短暂的脉冲，在近终端会产生长信号。二者不同在于标志，正向电感与电容会有相反的标志。该结果在图3-4中得以总结[1]。
图3-4 弱电感耦合噪声波形的总结
(3) 总串扰
通常情况下，电容和电感串扰会同时出现。一个确定的假设即两条耦合的电线的相速度是相等的。由于电容和电感串扰的相反极性，终端的噪声会有些抵消。
对于近终端噪声，不可能被抵消，故近终端串扰总是存在的。注意，终端串扰的抵消可以产生定向耦合器。随着终端的抵消，由左向右移动的信号只能出现在左端口。同样，由右向左移动的信号只能在右端口产生信号。这样的定向耦合器可以用来产生网络分析器理论，它可以起主要定向行波的作用。从理论上来说，在两条电线上，好的性能需要与其相同的相速度，更加细致平衡的电容和电感串扰。
在数字系统里，许多相近的且隔开的电线存在着串扰构成的混合。对电容串扰来说，电线互相保护以使对受害线的Cm迅速减少，使其免受侵略线侵害。因此，电容串扰通常对一条电线的相邻线影响强烈，但对其它线的影响却很微弱。对电感串扰来说，普通金属并不对磁场起保护作用，所以m慢慢的减少且电感串扰对一条线的大多相邻线的影响都很强烈。综合这个结果，典型的串扰是相邻线之间的耦合，即同时的电感和电容串扰，并且通常情况下电容串扰占主导地位[4]。
3.3 抗串扰噪声的措施
解决串扰时最好的方法是不能引起侵害线上的逻辑错误，其有效方式是：
（1） 在侵害线和受害线之间加入地线是解决串扰的一个有效的方式，它能极大的减小串扰，其不足是增大了芯片面积，所以不能在芯片中全范围的应用，可以用在一些全局的线中，它比加大线间距有效的多。
（2） 改变线间距可以在微量上减小串扰， 但是用加大线间距离的方法减小串扰远远比不上在两线之间加入地线的方法。
（3） 加大受害线上的驱动或是加入缓冲器或反向器。和受害线输入端相连器件的驱动电阻越大，侵害线对受害线的干扰越大，说明了如果受害线上驱动器件驱动能力很强时会有效的减小串扰。在发生串扰的地方，最好的办法是用驱动能力强的器件代替驱动能力弱的器件；如果不想替换器件按比例适当地加入缓冲器[1]。
3.4 本章小结
串扰是相邻线之间的耦合电容影响了其中一个线的信号完整性的结果。串扰的危害很大，由于两条线之间的耦合电容的影响，侵害线上的变换引起受害线不想要的变换，从而引起电路逻辑失灵，使接受器出现重复的逻辑变换，从而使受害线上信号完整性受到破坏。解决串扰问题现在来说没有十分有效的方法，只能减小而不能完全消除。
第4章 电迁移
在微电子器件中，金属互连线大多采用铝膜。只是因为铝具有一些优点，如导电率高，能与硅材料形成低阻的欧姆接触，与二氧化硅层等介质膜具有良好的粘附性和便于加工等。但是使用中也存在一些问题，如性软，机械强度低，容易划伤；化性活泼，易受腐蚀；在高电流密度时，抗电迁移能力差。在电路规模不断扩大，器件尺寸进一步减小时，互连线中电流密度在上升，铝条中的电迁移现在更为严重，成为VLSI中的一个主要可靠性问题。
4.1 电迁移原理
当器件工作时，金属互连线的铝条内有一定电流通过，金属离子沿导体产生质量的输运，其结果会使导体的某些部位产生空洞或晶须(小丘)，这即电迁移现象，在块状金属中，其电流密度较低(小于102A/cm2)，电迁移现象只在接近材料熔点的高温时才会发生，薄膜材料则不然，淀积在硅衬底上的铝条，截面积很小和良好的散热条件，电流密度可高达107A/cm2，所以在较低的温度下就会发生电迁移。
在一定的温度下，金属薄膜中存在一定的空位浓度，金属离子通过空位而运动，但自扩散只是随机地引起原子地重新排列，只有受到外力时才可产生定向运动。通电导体中作用在金属离子上的力F有两种：一种是电场力Fq，另一种是导电载流子和金属离子间互相碰撞发生动量交换而使离子产生运动的力，这种力叫做摩擦力Fe。对铝、金等金属膜，载流子为电子这时电场力Fq很小，摩擦力起主要作用，离子流与载流子运动方向相同。这一摩擦力又称"电子风"。经过理论分析有
F=Fq+Fe=Z*qE
(4-10)
式中Z*称有效原子价数，E为电场强度，q为电子电荷。对铂、钴、金、铝材料，其Z*分别为+0.3，+1.6，-8，-30。负的Z*是"电子风"，使金属离子向正极移动，Z*为正值是"空穴风"，使金属离子向负极方向迁移，Z*绝对值小，抗电迁移能力就大。
产生电迁移失效的内因是薄膜导体内结构的非均匀性，外因是电流密度。因电迁移而失效的中位寿命tMTF可用Black方程表示(直流情况下)
tMTF =AW^pL^qJ^-mexp(Ea/kT)
(4-11a)
可进一步化为
tMTF =AdcJ^-mexp(Ea/kT)
(4-11b)
式中 A、p、q——经验常数
W、L——分别为互连线宽和长度，
Adc——与线宽有关的一个常数
J——流过的电流密度A/cm^2
m——1～3的常数
Ea——激活能(eV)
T——金属条温度(K)
k——波尔兹曼常数8.62×10^-5(eV/ K)
由上式可知电迁移与J、T关系密切，而m是一个很重要的参量，它与J、T、模的微观结构和模上温度有关，在VLSI中一般取1.5～2[5]。
4.2 电迁移的影响因素
电路规模不断扩大，器件尺寸进一步减小，互连线中电流密度在上升，铝条中的电迁移现在更为严重，成为VLSI中的一个主要可靠性问题。主要影响电迁移的因素如下：
(1) 布线几何形状的影响 从统计观点看，金属条是由许多含有结构缺陷的体积元串接而成的，则薄膜的寿命将由结构缺陷最严重的体积元决定。若单位长度的缺陷数目是常数，随着膜长的增加，总缺陷数也增加，所以膜条越长寿命越短，寿命随布线长度而呈指数函数缩短，在某值趋近恒定。
关键词：专业建设；学科建设；教学团队
中图分类号：G642.0 文献标志码：A 文章编号：1674-9324（2015）48-0119-02
近年来，随着国家产业结构的不断调整和新常态的出现，根据国家经济社会发展的需要，为了适应新常态下的人才需求，许多高校有针对性地开设新专业，调整学科专业结构，为国家建设发展提供了智力支持和人才保障。新增设专业的建设，为高等院校的发展注入了新鲜血液，也为其自身的生存与发展起到了重要的作用，同时，也带来了新的问题与挑战。如何培养具有专业综合竞争力的高素质人才，力求在满足社会需要的前提下尽力提高人才培养的质量，保证学生能就业、易就业、就好业，是新增设专业的主任、学校各有关部门和辅导员必须面临的问题。西安工程大学微电子科学与工程专业在新增专业学科建设的实践过程中，进行了有益的探索。
一、西安工程大学微电子科学与工程专业的基本情况
我校微电子科学与工程专业是在应用物理学专业微电子方向的基础上，于2009年提出申请，同年9月经陕西省教育厅批准，于2010年增设的，专业代码为080704，属于工学大类，电子信息类。学制四年，授予理学学士学位。本专业培养具备微电子科学与工程专业扎实的自然科学基础、系统的专业知识和较强的实验技能与工程实践能力，能在微电子科学技术领域从事研究、开发、制造和管理等方面工作的专门人才。
二、微电子科学与工程的专业特征
通过实验、技能训练和到实习基地顶岗实习，本专业毕业生应具备以下能力：（1）掌握数学、物理等方面的基本理论和基本知识；（2）掌握固体电子学、微电子器件和集成电路设计与制造等方面的基本理论和基本知识，掌握集成电路和其他半导体器件的分析与设计方法，具有独立进行版图设计、器件性能分析的基本能力；（3）了解相近专业的一般原理和知识；（4）熟悉国家电子产业政策、国内外有关的知识产权及其他法律法规；（5）了解VLSI和其他新型半导体器件的理论前沿、应用前景和最新发展动态，以及微电子产业发展状况；（6）掌握资料查询、文献检索及运用现代信息技术获取相关信息的基本方法；具有一定的实验设计，创造实验条件，归纳、整理、分析实验结果，撰写论文，参与学术交流的能力。
微电子科学与工程专业具备以下特征：兼容性：本专业是理工兼容的专业，融合了物理学、化学、电子学、材料科学、计算机科学、集成电路设计制造学等多个学科的基本知识、基础理论；交叉性：微电子科学与工程专业是超净、超纯、超精细加工等多种技术交叉的基础上发展起来的学科；基础性：微电子科学与工程专业是电子科学技术、信息科学技术、计算机科学技术的先导和基础，是发展现代高新技术和国民经济现代化的重要基础。
三、学科建设的实践与探索
学科建设是一个长期积累、不断提高的过程，重在建设和积累。我们在建设过程中以教学团队为抓手，以课程群为载体，以课堂教学为主渠道，以深化改革为手段，以培养学生实践创新能力、持续提高教学质量为目标。将教学团队建设、课程群建设和教学改革紧密结合，作为系统工程整体推进，实现成效的最大化。
教学团队建设、师资队伍建设和青年教师培养相结合。教学团队从师资队伍中产生，不能孤立于师资队伍建设之外，师资队伍建设需要高水平教学团队的带领和引导，需要传帮带。为了使教学团队具备坚实的基础，同时发挥其辐射引领作用，必须提高教师的整体教学水平和大面积教学质量，必须大力狠抓师资队伍建设，对于开办时间不长的新专业而言，更要特别注重新进青年教师的培养。
首先，理念引导，认识到位。我们始终坚持教学是人才培养的第一要务的宗旨，确立了教学的重要地位，为了把教学这个良心活做好，我们在教学活动中一再强调换位思考，希望任课教师要像当年要求自己的教师那样要求自己，以对学生、学校、家长、专业、社会高度负责的态度讲好每一节课。教师们教学态度端正、认识到位，责任心强，这是搞好教学工作的前提。其次，建立长效机制。通过建立一系列行之有效的规章制度、运行机制和政策措施，如青年教师培训培养机制、教学信息交流反馈机制、资源经验共享互用机制，通过互相听课、针对性听课、随机听课、学生评教等渠道了解、检查教师的教学情况，做到有问题及时反馈、沟通并督促限期整改。
针对新近开办专业青年教师多的现状，我们着力培养青年教师的教学基本功，定期、不定期召开青年教师座谈会，交流治学、教学、科研经验，要求他们跟班听课并要听不同教师的讲课，博采众长。同时，要求青年教师根据工作需要，结合个人特长选定主讲课程（至少两门），扎实练就教学基本功。鼓励和支持年轻教师到国内外进修学习，加速他们的成长。
1.课程群建设、教学团队建设与课堂教学相结合。教学团队不能脱离课程而单独存在，课程群需要高水平的教学团队去建设。目前课堂教学仍是本科教学的主渠道，因此必须将课程群建设、教学团队建设融入课堂教学，才能把建设落到实处，并在具体的课堂教学中体现建设效果。微电子教学团队和课程组认真研究了半导体物理、半导体器件、集成电路设计原理等这几门课程之间的区别、联系、共性和互补性，对传统的教学内容进行了整合、改革，以促进各课程之间的相互渗透、优势互补和资源共享，更好地处理理论教学、实验教学和实际应用之间的关系。把教学团队和课程群建设的成果有效地落实到课堂教学中，接受课堂和学生的检验，并做到互相促进，增强了整体效果。
2.课程建设与科学研究、教学研究、教学改革相结合。只有深入开展教学研究，才能有效地推进教学改革和课程建设。我们对教学研究常抓不懈，常研常新，从教学内容、教学方法、教学手段和方案实施等方面全方位抓起，不断深化教学研究和教学改革。对于课程内容的研究与改革，从宏观上把握课程的科学体系和各部分之间的关系、理清主线、抓住要点；从微观上对教材的具体内容进行深入研究，如MOS场效应管与现行手机屏之间的关系，由于和实际生活非常近，非常受学生的欢迎。教学方式与手段的研究与改革方面，可以阅读科学史和科学家传记，从中受到启发，如杨振宁的老师泰勒水平很高，但往往无暇备课，上课时总是现想现推，有时就会陷入困境或误入歧途，恰恰是在他摆脱困境和纠错的探索中，让细心的学生有机会亲眼看到老师的思维过程和分析、解决问题的方法。这是鲜活的问题解决式教学，泰勒是无意的，有经验的教师难道不可以有意而为吗？教学的关键和难处在于揭示前人的发现过程和思想脉络，这就需要任课教师了解相关的历史和教育学原理，在发挥教师主导作用的同时，通过提问、专题讨论等方式活跃课堂气氛，促使学生积极思考，让其从知识的被动接受者转变为主动参与者和纠结探索者，发挥学生的主体作用。进而微电子科学与工程专业的教师把自己现有的纵横向科研课题带入课堂教学中去，让学生感受科学研究的氛围，并通过专业课程的熏陶培养学生的科学美感。
3.理论教学、模拟实验、实验教学与生产实践相结合。实践性教学环节包括：认识实践、毕业实践和毕业设计等几方面。加强实践教学环节，突出微电子学应用型人才培养特色。提高校内实验实践基地建设的规模与水平；加强与校外教学实践基地合作，提升校外合作教育基地的层次和联系紧密度，实行“双师型”教学模式，加强实践教学环节，提高学生的实践能力。形成先进的实践教学理念，坚持不断的实训，构建以学生为主体的实践教学模式，以取代传统的教师主体式的模式，构建主动适应社会发展所需人才的培养体系。加大力度组织学生参加各类科技竞赛，力求每年参与创新创业实践和学科竞赛活动的学生比例逐年递增的趋势。生产实践是学生学以致用、锻炼能力、增强创新的重要活动，通过不断加强实验性、实践性、应用性、创新性教育环节，使学生自己体验学、用微电子的乐趣，有效地提高了学生的实践能力和创新意识。
四、结语
在学科建设中多位一体，统筹统建，将课程群、教学团队、课堂教学、实验教学、实践教学、创新教育、青年教师培养等有机融合、统筹统建，视为一个系统工程整体推进，最大限度地发挥其综合效益。经过6年的建设与实践，教学团队建设不断加强。2014年8月我校微电子教学团队获得省级教学团队称号，青年教师培养富有成效，取得了较为满意的成绩，也得到了兄弟院校和同行的好评。
参考文献：
[1]刘占柱，于彦华，赵湘莲.新专业建设的研究与实践――以吉林农业大学为例[J].中国林业教育，2012，30（4）.
[2]刘焕军.培养大学生提出问题的能力方法探讨[J].中国科教创新导刊，2010，（4）.
[3]刘晓.学科专业建设与人才培养适应经济社会发展问题的探索与思考――以学科群对接产业集群的平台创新为例[J].陕西教育（高教），2014，（10）.
【关键词】分段式电流舵 数模转换器 共源共栅电流源 SFDR
1 引言
随着数字技术和数字计算机的发展，数字信号转换为模拟信号（即DAC）成为了现代集成电路设计的重要部分。DAC不仅在整个数字和模拟系统的接口电路中起到了关键的作用，同时也是信号处理系统的重要组成部分，长期以来在图像处理、通讯、卫星、测控系统以及军事雷达信号检测等不同领域有着广泛的应用，其中应用在通讯领域的DAC通常要求其量化精度高于10bit，采样速度超过100MS/s。DAC的功能就是把离散的数字信号量转化成连续的模拟信号量，而转换是线性的。若DAC的输入N为为数字信号量D，bi为0或者1，则D的二进制加权可以表示为：
D=b12-1+b22-2+…+bn2-N
（1）
通常DAC的输出可以选择电压或者电流，以电压输出为例，VREF代表参考电压，则模拟输出可以表示为：
（2）
公式（2）表明，模拟输出量是将数字信号量按相应的权重比例叠加而形成的，数字量的变化反映到模拟输出，呈现出阶跃量的变化，这样就完成了数字信号到模拟信号的转换功能。
2 DAC整体结构介绍
在CMOS工艺中，电流舵DAC以电流源为基本单元，通常具有较高的转换速率。按电流源权重可分为二进制加权型DAC、温度计码型DAC和分段电流舵DAC。二进制加权型转换是通过对MOS管的宽长比同比例的加权增大实现的。温度计型电流舵DAC是通过译码器将输入数字信号转换成温度计码，然后控制电流源是否导通。电流源大小是相等的，随着开关导通个数来决定电流源的输出大小。因此，温度计码DAC对单位电流源的匹配要求很低，对于12位的温度计码DAC若只有50%的匹配精度，DNL（微分线性度）会小于0.5LSB，并不会损坏DAC的线性度。若12位DAC都采用温度计码则要4096个单位电流源，版图会占用很大的面积而且译码过程会很复杂，在设计中是不可取的。综合考虑面积、DNL、INL的关系，决定采用6+2+4的分段方式，如图 1。
数字信号输入到寄存器同步，然后按位分别译码，低四位进行二进制译码，中二位和高六位进行温度计译码，再利用译码结果控制电流源开关是否选通，最后将这些电流相加之和接入负载，实现数模转换功能。4个二进制权重电流源的电流分别为1LSB、2LSB、4LSB、8LSB，中二位温度计码电流源的电流为3个16LSB，高六位温度计码电流源电流为63个64LSB，由于满偏电流为20mA，因此最小位权电流源大小为：1LSB=5mA/4096=4.88μA。
3 DAC中关键模块的设计
3.1 限幅电路的设计
在图2中，电流源开关需要考虑电荷馈通效应、脉冲毛刺、开关共源节点随输入信号的调制等非理想因素。开关管子的大小、控制信号的波形比如信号的幅度、差分信号的交叉点等，这些都会影响开关特性并且会引入非线性误差。
由于时钟馈通效应，毛刺对电流舵DAC的输出有很大的影响。因为信号的摆幅决定了共源节点的电荷堆积，低摆幅的开关控制信号能降低电荷馈通效应，因此我们可以通过限幅电路来减小开关控制信号的幅度和降低交叉点来抑制开关控制信号对共源节点的影响，降低交叉点可以保证两个开关不同时关闭，这样可以避免电流源进入线性区，从线性区建立到饱和区是需要相对较长的时间的。如图2、图3、图4和图5所示。
3.2 电流源的设计
根据电路知识我们得知理想电流源的输出阻抗是无限大的，并且电流舵DAC单位电流源电路其输出阻抗Rout与INL的关系如公式（3）所示。公式中RL为电流舵DAC的负载阻抗，Iunit为单位电流源电流，N为所有电流源的个数。
（3）
所以提高Rout的值是优化电流舵DAC特性的重要手段。因此采用cascode电流源结构（图6）来提高电路的输出阻抗Rout。
在图6中，阻抗表达式可写成：
Zimp=
= （4）
其中Msw为开关，Mcs为共源共栅管。电流舵型DAC的无杂散动态范围为
（5）
从公式（5）得知，SFDR主要取决于Zimp/ZL ，但是根据电路知识我们知道随着信号频率的增加，电流源的输出阻抗会不断减小，所以我们改变电流源在高频下的输出阻抗是设计的重点。由输出阻抗和版图面积的折衷考虑，最终选取1LSB单位电流源对应的尺寸为Ms=8u/6u、Mcs=8u/0.5u及Msw= 300n/500n。在Cadence Specter下输出阻抗Zimp的仿真结果如图7。
在低频情况下，输出阻抗最高大约为138G欧姆。在信号频率上升到100M赫兹时输出阻抗就下降到了3.8M欧姆，当信号频率上升到200M赫兹时输出阻抗就下降到了2M欧姆左右。从结果中我们可以看到本文设计的共源共栅电流源在200M高频信号下依然有2M的输出阻抗，满足设计要求。
3.3 译码电路的设计
二进制码和温度计码各有自己的优缺点，基于此我们采用6+4+2的分段结构。低四位采用二进制码来选通不同权重的电流源，译码电路只需加buffer电路。中二位采用温度计码来选通3个16LSB的电流源，译码电路相对简单。高六位也采用温度计码来选通63个128LSB的电流源，但是这样的译码电路相当复杂，因此我们采用行列译码方法，高六位中的高三位为行码，低三位为列码，如图8。
图8中所示，译码电路最基本的结构就是与门和或门，它包括了63个这样的基本结构，每个基本结构都被COL[j]、ROW[i-1]和ROW[i]控制。如果数字码的变化是依此变大，那么行列译码选通顺序如图9所示，黑色方块代表选通逻辑，白色方块代表未选通逻辑。这正是和温度计码有一样的特性，即如果某一位是1，那么低于这位的所有位也会是1。
4 版图布局
考虑到影响电流舵型DAC动态、静态特性的主要因素就是电流源阵列，因此我们要对电流源阵列做好物理层设计。
若单位电流源管的宽长比为W/L，则电流源管产生的饱和电流为：
（6）
假设，根据梯度模型可知：
（7）
（8）
将公式（8）带入公式（6），得：
（9）
由于随机相对匹配误差标量可以采用面积来表征，即：
（10）
其中，与为工艺相关常数。绝对匹配误差变量为
（11）
假设M个单位电流源组成电流阵列，则 ，根据（11）可知，相对匹配误差为：
（12）
绝对匹配误差为：
（13）
假设随机匹配误差是独立变量，则
（14）
根据（13）和（14）可知，电流源不会随随机误差增加匹配误差，因此我们专注考虑梯度误差即可。对此采用Q2 Random Walk的版图布局方法能有效地减小电流源匹配误差。
我们对电流源阵列版图采用中心对称Q2 Random Walk拓扑方式，从而减小系统误差。为了防止边缘效应及单位电流源的不匹配，在加一环伪电流源。我们采用的是6+2+4的分段方式，我们的版图布局设计是针对MSB所实现的。图10为高六位电流源阵列的布局图，采用中心对称的Q2Random Walk对策布局。MSB电流源阵列里有63个电流源和1个Dummy电流源总共64个电流源，每个电流源分为4个并联的电流源Iunit，图中的A、B、C、D四个区域每个都会随机放置一个电流源Iunit，这样每个区域都会放置来自64个不同电流源的Iunit，利用这种方法可以有效降低x和y方向的线性梯度误差。
利用Cadence Virtuoso 工具绘制版图，图11为12位电流舵型DAC的整体版图，版图面积大约为2.25μm?。
5 电路的仿真结果
本论文在Cadence Specter仿真环境下进行tt工艺角电路后仿真，仿真条件是电源电压3.3V，满偏电流20mV，负载电阻50Ω，输出电压范围±1V，输入正弦信号频率0.999876 MHz，时钟频率200MHz，并对输出波形每隔5ns采一次点，进行FFT分析，得到的无杂散动态范围SFDR=77.5dB，如图12所示。
6 结论
本论文设计的12位200MHz电流舵型DAC采用6+2+4分段译码方式，在SMIC 0.18μm工艺下，利用Cadence Specter仿真平台后仿真SFDR超过77dB。
参 考 文 献
[1]Li Ran，Zhao Qi，Yi Ting，etal.A 14-bit 2-GS/s DAC with SFDR>70dB up to 1-GHz in 65-nm COMS[C].IEEE 9th International Conference on ASIC， Xiamen，China，2011：500-503.
[2]Lin Chihung，VAN DER GOES F，WESTRA J，etal.A 12 bit 2.9GS/s DAC with IM3
[3]Van Der Plas，G.A.M.Vandenbussche， J.Sansen，W.Steyaert，M.S.J.Gielen， G.G.E.A 14-bit intrinsic accuracy Q 2 random walk CMOS DAC[J].Solid-State Circuits，1999，34（12）：1708-1718.
[4]Steyaert M，Sansen W.Static and Dynamic Performance Limitations for High Speed D/A Converters[M].The Springer International Series in Engineering and Computer Science， 2004，761：89-163.
[5]朱樟明，李亚妮，杨银堂等.一种1.8V 10位120MS/s CMOS电流舵D/A转换器IP核[J].半导体学报，2008，29（3）：588-592.
[6]Zhi kun Hao，Ling Yuan，Weining Ni，Yin Shi，Guofa Hao.A 10-bit CMOS 300 MHz Current-Steering D/A Converter// Circuits and Systems for Communications，2008.ICCSC 2008. 4th IEEE International Conference on.2008：303-306.
作者简介
魏淑华（1981-），女，山东省聊城市人。现为北方工业大学微电子系讲师。研究方向为集成电路设计与测试。
购物车(0)