基于FPGA的深度学习分类算法高效实现

摘要:为在嵌入式应用领域中实现高性能、低功耗的深度学习算法,针对网络的前向传播过程,通过设计指令格式和数据格式来传输CNNs计算所需要的参数,采用基于FPGA的软硬件协同设计的方法,构建面向嵌入式应用的深度学习分类系统。实验结果表明,在100MHz的工作频率下,与GPU实现相比,该加速器在保证分类精度的情况下,整个网络的平均性能为0.08GOP/s,能耗比为GTX 1070的2.29倍,功耗仅为GPU的2.114%。

关键词:
  • 卷积神经网络  
  • 现场可编程门阵列  
  • 高性能  
  • 低功耗  
  • 嵌入式系统  
作者:
杜慧敏; 顾文宁; 张霞
单位:
西安邮电大学电子工程学院; 陕西西安710121
刊名:
计算机工程与设计

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

期刊名称:计算机工程与设计

计算机工程与设计杂志紧跟学术前沿,紧贴读者,国内刊号为:11-1775/TP。坚持指导性与实用性相结合的原则,创办于1980年,杂志在全国同类期刊中发行数量名列前茅。