摘要：针对人工神经网络计算密集型和数据密集型的计算特点,在分析了当前常见的硬件加速架构的基础上,提出了一种可重构众核加速阵列的逻辑结构,包括规则控制层、数据缓存层和乘加算粒层,在数据缓存层上还构建片上网络,实现数据在各处理节点之间的流动。该结构突破了冯诺依曼内存墙的问题,实现了计算存储一体化的近数据计算。